Altera FPGA工程师成长手册(8小时多媒体教学视频) pdf epub mobi txt 电子书 下载 2024

图书介绍


Altera FPGA工程师成长手册(8小时多媒体教学视频)

简体网页||繁体网页
陈欣波 等 著



点击这里下载
    

想要找书就要到 静流书站
立刻按 ctrl+D收藏本页
你会得到大惊喜!!

发表于2024-12-13


类似图书 点击查看全场最低价

出版社: 清华大学出版社
ISBN:9787302280996
版次:1
商品编码:10982044
品牌:清华大学
包装:平装
开本:16开
出版时间:2012-06-01
用纸:胶版纸
页数:394
字数:637000
正文语种:中文

Altera FPGA工程师成长手册(8小时多媒体教学视频) epub 下载 mobi 下载 pdf 下载 txt 电子书 下载 2024

相关图书



Altera FPGA工程师成长手册(8小时多媒体教学视频) epub 下载 mobi 下载 pdf 下载 txt 电子书 下载 2024

Altera FPGA工程师成长手册(8小时多媒体教学视频) pdf epub mobi txt 电子书 下载



具体描述

编辑推荐

  提供8小时多媒体教学视频
  “电子技术论坛”鼎力推荐
  27个应用实例、3个综合案例
  基于多年教学经历,合理安排理论知识和实践内容
  按照学习的认知次序组织内容,力求深入浅出,简单易懂
  涵盖从基本逻辑电路设计到DSP模块设计,再到基于软核处理器的设计
  列举大量实例讲解难于理解的内容,并给出详细说明和实现步骤
  着力贯彻自顶向下的设计思路,培养层次化和模块化的设计思想
  给老师专门提供教学PPT

内容简介

  《Altera FPGA工程师成长手册(8小时多媒体教学视频)》以Altera公司的FPGA为例,由浅入深,全面、系统地详细讲述了基于可编程逻辑技术的设计方法。本书讲解时穿插了大量典型实例,便于读者理解和演练。另外,为了帮助读者更好地学习,本书提供了配套语音教学视频,请在清华大学出版社网站上搜索到本书页面后查看下载方式。
  《Altera FPGA工程师成长手册(8小时多媒体教学视频)》涉及面广,从基本的软件使用到一般电路设计,再到NiosII软核处理器的设计,几乎涉及FPGA开发设计的所有知识。具体内容包括:EDA开发概述、Altera QuartusII开发流程、Altera QuartusII开发向导、VHDL语言、基本逻辑电路设计、宏模块、LPM函数应用、基于FPGA的DSP开发设计、SOPC系统构架、SOPC系统硬件开发、SOPC系统软件开发、NiosII常用外设、Logic Lock优化技术等。
  《Altera FPGA工程师成长手册(8小时多媒体教学视频)》适合学习FPGA开发设计的各个院校的本科学生阅读,也适合各类使用FPGA进行开发的初级工程技术人员使用。

作者简介

陈欣波,毕业于成都电子科技大学电路与系统专业,获工学硕士学位。现任职于四川攀枝花学院电气信息工程学院,从事电子信息工程专业的教学和科研工作。负责讲授过《数字电路设计》、《数字信号处理》、《VHDL程序设计》、《CPLD/FPGA基础》和《电子技术综合实验》等课程。参与辅导过大学生电子竞赛,参与过多个大型项目的设计与开发。

内页插图

精彩书评

随着电子技术的飞速发展,可编程逻辑技术FPGA的地位越来越重要,也有越来越多的人对FPGA技术感兴趣。本书系统讲解了FPGA涉及的相关技术,内容由浅入深,论述简单易懂,并提供了大量经典设计实例,帮助读者理解。读者可结合电子技术论坛的FPGA分论坛进行交流,以获得必要的帮助。
——电子技术论坛(bbs.elecfans.com)

目录

第1篇 FPGA开发基础

第1章 EDA技术概述
1.1 EDA技术及发展
1.1.1 何谓EDA技术
1.1.2 基于大规模可编程逻辑器件的数字系统设计
1.2 可编程逻辑器件的发展简介
1.2.1 逻辑设计基本流程
1.2.2 可编程逻辑器件PAL
1.2.3 从PAL到PLD到复杂可编程逻辑器件CPLD
1.2.4 从CPLD到FPGA的产生
1.2.5 在系统编程问题的解决
1.3 FPGA系统结构和资源
1.3.1 可编程逻辑单元(LE)
1.3.2 可编程布线
1.3.3 可编程I/O
1.3.4 嵌入式存储器RAM
1.3.5 嵌入式乘法器
1.3.6 时钟
1.3.7 锁相环
1.3.8 FPGA与CPLD的对比
1.4 FPGA的设计流程
1.5 Altera公司FPGA低成本器件--Cyclone II
1.5.1 主要特性
1.5.2 基于数字信号处理(DSP)应用
1.5.3 专用外部存储器接口
1.5.4 嵌入式锁相环
1.5.5 单端I/O特性
1.5.6 差分I/O特性
1.5.7 自动CRC检测
1.5.8 支持Nios II嵌入式处理器
1.6 Altera公司FPGA高成本器件--Stratix Ⅲ器件
1.6.1 主要特性
1.6.2 体系架构
1.6.3 TriMatrix嵌入式存储器
1.6.4 DSP块
1.6.5 时钟网络和锁相环
1.6.6 高速I/O信号和接口
1.6.7 设计安全性
1.7 小结

第2章 Altera Quartus II软件开发流程
2.1 Quartus II综述
2.1.1 Quartus II软件的特点
2.1.2 Quartus II设计软件的流程和集成的工具
2.1.3 Quartus II软件的用户界面
2.2 设计输入
2.2.1 建立工程
2.2.2 输入方式
2.3 约束输入
2.3.1 使用分配编辑器
2.3.2 使用引脚规划器
2.3.3 使用Settings对话框
2.4 综合
2.4.1 使用Quartus II软件集成的综合工具
2.4.2 使用其他 EDA 综合工具
2.4.3 使用RTL查看器和状态机查看器分析综合结果
2.5 布局布线
2.5.1 设置Fitter选项
2.5.2 设置物理综合优化选项
2.5.3 通过反标保留分配
2.6 仿真
2.6.1 Quartus II仿真器设置
2.6.2 建立用于仿真的波形文件
2.7 编程与配置
2.7.1 建立编程文件
2.7.2 器件编程和配置
2.8 小结

第3章 Altera Quartus II软件开发向导
3.1 模块编辑及设计流程
3.1.1 原理图输入文件的建立
3.1.2 图表模块输入
3.1.3 原理图设计流程
3.1.4 波形仿真
3.1.5 引脚分配
3.1.6 下载验证
3.1.7 Quartus II的几个常用功能
3.2 文本编辑及设计流程
3.2.1 建立文本文件
3.2.2 文本设计流程--建立新工程
3.2.3 文本设计流程--编译工程
3.2.4 文本设计流程--建立矢量波形文件
3.2.5 文本设计流程--仿真波形
3.2.6 文本设计流程--引脚分配及下载验证
3.3 混合设计
3.3.1 建立计数器文件
3.3.2 建立七段译码显示电路文件
3.3.3 设计流程
3.4 使用Signal Tap II的实时测试
3.4.1 打开Signal Tap II的编辑窗口
3.4.2 调入待测信号
3.4.3 设置Signal Tap II参数
3.4.4 文件存盘
3.4.5 编译选择
3.4.6 启动Signal Tap II进行采样分析
3.4.7 Signal Tap II的其他设置和控制方法
3.5 小结

第4章 VHDL语言基础
4.1 VHDL语言基本结构
4.1.1 实体
4.1.2 结构体
4.1.3 配置
4.1.4 库
4.2 VHDL语言要素
4.2.1 VHDL语法规则
4.2.2 VHDL数据对象
4.2.3 数据类型
4.2.4 操作符
4.3 顺序语句
4.3.1 赋值语句
4.3.2 IF语句
4.3.3 CASE语句
4.3.4 LOOP语句
4.3.5 跳出循环的语句
4.3.6 RETURN语句
4.3.7 NULL语句
4.4 并行语句
4.4.1 并行信号赋值语句
4.4.2 进程(PROCESS)语句
4.5 子程序
4.5.1 过程
4.5.2 函数
4.6 VHDL语言描述风格
4.6.1 行为描述
4.6.2 数据流描述
4.6.3 结构化描述
4.7 小结

第5章 基本逻辑电路设计
5.1 组合逻辑电路设计
5.1.1 门电路设计
5.1.2 三态门及总线缓冲器设计
5.1.3 编码器、译码器设计
5.1.4 多路数据选择器和多路数据分配器设计
5.2 时序逻辑电路设计
5.2.1 触发器设计
5.2.2 寄存器设计
5.2.3 计数器设计
5.3 有限状态机电路设计
5.3.1 有限状态机概述
5.3.2 有限状态机的算法描述
5.3.3 有限状态机的VHDL描述模式
5.4 设计实例:交通信号灯控制器设计
5.4.1 交通信号灯控制器的设计要求
5.4.2 交通信号灯控制器的设计分析
5.5 小结

第2篇 FPGA实例开发

第6章 宏模块和LPM函数的应用
6.1 存储器模块的用法
6.1.1 RAM的使用
6.1.2 ROM的建立过程
6.1.3 FIFO的建立使用
6.2 乘法器和锁相环的使用
6.2.1 乘法器的使用
6.2.2 锁相环的使用
6.3 NCO IP核的使用
6.4 基于宏模块的设计实例
6.4.1 正弦波信号发生器的设计
6.4.2 流水线乘累加器的设计
6.5 小结

第7章 基于FPGA的DSP开发设计
7.1 概述
7.2 DSP Builder功能简介与设计流程
7.2.1 DSP Builder功能简介
7.2.2 DSP Builder设计流程
7.3 基于DSP Builder技术的设计示例--调幅电路
7.3.1 在MATLAB/Simulink中建立算法模型
7.3.2 准备工作
7.3.3 在新模型窗口中添加单元模块
7.3.4 在Simulink环境中仿真
7.3.5 在Modelsim环境中进行功能仿真
7.3.6 在Quartus II环境中进行时序仿真
7.4 基于DSP Builder的层次化设计--FIR滤波器
7.4.1 FIR滤波器的原理
7.4.2 建立系统设计模型
7.4.3 建立子系统的模型
7.4.4 在Simulink和Modelsim中仿真
7.5 Megacore函数的使用
7.5.1 安装Megacore函数
7.5.2 使用Megacore函数的设计流程
7.5.3 使用Megacore函数设计FIR滤波器
7.6 小结

第3篇 FPGA高级应用

第8章 SOPC技术开发概述
8.1 SOPC的概念
8.2 SOPC系统的核心--Nios II处理器
8.3 SOPC系统开发流程
8.3.1 SOPC Builder的设计流程
8.3.2 SOPC的设计阶段
8.4 SOPC系统开发环境
8.5 小结

第9章 SOPC系统构架
9.1 Nios II处理器体系结构
9.1.1 Nios II的内部寄存器
9.1.2 Nios II存储器与I/O组织
9.2 Nios II的异常处理
9.2.1 硬件中断
9.2.2 软件异常
9.2.3 NIos II的异常处理流程
9.3 算术逻辑单元和复位信号
9.3.1 算术逻辑单元
9.3.2 复位信号
9.4 JTAG调试模块
9.5 Avalon总线
9.5.1 Avalon互连规范
9.5.2 Avalon总线的概念
9.5.3 Avalon总线信号
9.5.4 Avalon的中断与复位信号
9.5.5 Avalon总线传输
9.6 小结

第10章 SOPC系统硬件开发
10.1 数字钟的设计要求
10.2 硬件开发流程
10.3 创建Quartus II工程
10.3.1 创建Quartus II工程
10.3.2 创建顶层实体文件
10.4 创建Nios II系统模块
10.4.1 创建新系统
10.4.2 加入Nios II处理器
10.4.3 加入外围模块
10.4.4 分配系统各IP模块的地址和中断号分配、Nios II系统配置
10.4.5 生成Nios II并添加到工程中
10.4.6 建立锁相环PLL模块
10.5 编译和下载
10.5.1 引脚分配
10.5.2 配置工程
10.5.3 编译设计
10.5.4 程序配置下载
10.6 小结

第11章 SOPC系统软件开发
11.1 Nios II IDE简介
11.1.1 Nios II IDE的功能模块
11.1.2 Nios II IDE开发流程
11.2 基于Nios II IDE软件示例--数字钟软件
11.2.1 建立软件工程
11.2.2 编译工程
11.2.3 运行
11.3 数字钟的程序设计
11.4 HAL系统库
11.4.1 HAL简述
11.4.2 目前提供的主要HAL资源
11. 5 使用HAL开发应用程序
11.6 小结

第12章 Nios II常用外设使用
12.1 并行输入/输出内核(PIO)
12.1.1 PIO内核简介
12.1.2 PIO内核的配置
12.1.3 PIO内核的C语言编程
12.2 定时器的使用
12.2.1 内核定时器简介
12.2.2 定时器内核的配置
12.2.3 定时器内核的C语言编程
12.3 Flash接口控制器的使用
12.3.1 Flash接口控制器简介
12.3.2 CFI控制器的配置
12.3.3 CFI控制器的C语言编程
12.4 SDRAM控制器的使用
12.4.1 SDRAM控制器内核概述
12.4.2 SDRAM内核配置
12.4.3 软件编程
12.5 UART的使用
12.5.1 UART内核简介
12.5.2 UART内核的寄存器
12.5.3 UART内核配置
12.5.4 软件编程
12.6 小结

第13章 LogicLock优化技术

第14章 数字系统设计实例--电子乐器

前言/序言

  目前,随着高性能FPGA的出现,在数字系统的设计中FPGA几乎无所不能,广泛应用于数字产品的各个领域。FPGA技术具备开发成本低和上市速度快的特点,只要安装相应的开发软件并具备一套简陋的开发板就可以进行创新设计,这为具有创新能力的个人和小型公司提供了生存的机会。
  笔者从事多年硬件描述语言、FPGA理论和实践教学工作。发现学生在学习的过程中缺乏相关的背景知识;对使用硬件描述语言编写的较长程序理解不深;没有树立现代电子设计中处理器+存储器+外设=系统的理念。基于教学经验,笔者根据学习的认知习惯编写了这本书,希望各位读者能在本书的引领下跨入FPGA开发设计的大门,学习完本书后,读者应该可以具备独立进行项目开发的能力。
  本书特色
  1.提供大量源代码,学习效果好
  本书提供了大量的源程序和实例讲解,使读者能直观地学习本书内容,提高学习效率。这些源代码收录于配书光盘中。
  2.内容全面、系统、深入
  本书介绍了Quartus II软件的基础知识、设计流程、宏模块和LPM函数在设计中的应用、DSP Builder软件的使用、基于Nios II软核处理器的硬件和软件设计方法,最后还详细介绍了案例的开发。
  3.讲解由浅入深,循序渐进,适合各个层次的读者阅读
  本书从FPGA技术的基础开始讲解,逐步深入到嵌入Nios II软核处理器的高级开发技术及应用,内容梯度从易到难,讲解由浅入深,循序渐进,适合各个层次的读者阅读。
  4.贯穿大量的开发实例和技巧,迅速提升开发水平
  本书在讲解知识点时贯穿了大量短小精悍的典型实例,并给出了大量的开发技巧,帮助读者更好地理解各种概念和开发技术,体验实际编程,迅速提高开发水平。
  5.提供技术支持,答疑解惑
  读者阅读本书时有任何疑问,可发E-mail到或者获得相关帮助。
  本书内容及体系结构
  第1篇 FPGA开发基础(第1~5章)
  本篇主要内容包括:Quartus II软件的基本知识和使用方法、VHDL语言的基本知识、使用VHDL语言描述基本逻辑电路的方法。通过本篇的学习,读者可以掌握FPGA开发的软件的使用和设计流程。
  第2篇 FPGA实例开发(第6~7章)
  本篇主要内容包括:宏模块和LPM函数在设计中的应用、使用DSP Builder设计DSP 器件。通过本篇的学习,读者可以掌握存储器、锁相环等宏模块的使用,并掌握使用MATLAB进行算法仿真和在Quartus II中进行硬件仿真的方法。
  第3篇 FPGA高级应用(第8~14章)
  本篇主要内容包括:Nios II软核处理器的基础知识、基于Nios II软核处理器的硬件和软件的设计方法、基于LogicLock的优化技术、数字系统设计实例。通过本篇的学习,读者可以掌握基于Nios II软核处理器的嵌入式设计方法。
  本书读者对象
  * FPGA开发初学者;
  * 想全面学习FPGA开发技术的人员;
  * 利用FPGA做开发的工程技术人员;
  * FPGA开发爱好者;
  * 大中专院校的学生;
  * 社会培训班学员。
  编著者


Altera FPGA工程师成长手册(8小时多媒体教学视频) 电子书 下载 mobi epub pdf txt

Altera FPGA工程师成长手册(8小时多媒体教学视频) pdf epub mobi txt 电子书 下载
想要找书就要到 静流书站
立刻按 ctrl+D收藏本页
你会得到大惊喜!!

用户评价

评分

用纸 胶版纸

评分

讲解的不错,帮助我FPGA入门。

评分

才开始学,希望早日入门,一本好书

评分

包装 平装

评分

硬件工程师必备,老师推荐的,好书!

评分

活动很给力!价格便宜!书不错

评分

一下子买了很多书,京东书类资源全,送货快,售后也好,已然超过其他电商在我心里排第一了,以后还会继续买PLUS做会员

评分

这东西不错!!!!!!哈哈哈!!!十分推荐哦!!!!而且,最重要的就是,京东的的服务特别好!!!棒棒的!!!!!!

评分

看起来不错的书,都是初学者应该注意的细节如何处理,很有帮助。

类似图书 点击查看全场最低价

Altera FPGA工程师成长手册(8小时多媒体教学视频) pdf epub mobi txt 电子书 下载


分享链接


去京东购买 去京东购买
去淘宝购买 去淘宝购买
去当当购买 去当当购买
去拼多多购买 去拼多多购买


Altera FPGA工程师成长手册(8小时多媒体教学视频) bar code 下载
扫码下载










相关图书




本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度google,bing,sogou

友情链接

© 2024 book.coffeedeals.club All Rights Reserved. 静流书站 版权所有