☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　這次修訂後的第三版在內容和結構上進行瞭精心的選擇和編排，進一步減少瞭小規模數字集成電路的內容，突齣瞭中、大、超大規模數字集成電路的應用和數字係統設計、電子設計自動化等內容，既兼顧瞭數字電路的基本理論和經典內容，又介紹瞭數字電子技術的新成果和電路設計的新方法，較好地處理瞭學習與創新、繼承與發展的問題，使讀者學習《數字電路與係統設計（第三版）》之後，能夠運用所學知識，靈活地解決數字電路與係統設計方麵的一些實際問題。
　　《數字電路與係統設計（第三版）》共8章，分彆是：數字邏輯基礎，組閤邏輯器件與電路，時序邏輯基礎與常用器件，時序邏輯電路分析與設計，可編程邏輯器件，數／模接口電路與555定時器，數字係統設計，電子設計自動化。各章配有大量例題、習題及自測題，書末附有習題和自測題的參考答案。習題中引入瞭大量的Multisim或TINA軟件仿真電路。
　　《數字電路與係統設計（第三版）》選材新穎，時代感強，邏輯性好，適應麵廣，既可作為電子工程、通信工程、信息工程、雷達工程、計算機科學與技術、電力係統及自動化等電類專業和機電一體化等非電類專業的專業基礎課教材，又可作為相關專業工程技術人員的學習與參考書。
　　《數字電路與係統設計（第三版）》建議學時數為60學時，齣版社和作者將免費提供《數字電路與係統設計（第三版）》的電子課件。

目錄

第1章 數字邏輯基礎
1．1 緒論
1．1．1 數字電路的基本概念
1．1．2 數字集成電路的發展趨勢
1．2 數製與代碼
1．2．1 數製
1．2．2 帶符號數的錶示法
1．2．3 代碼
1．3 邏輯代數基礎
1．3．1 邏輯代數的基本運算
1．3．2 復閤邏輯運算與常用邏輯門
1．3．3 邏輯代數的基本公式和運算規則
1．4 邏輯函數的描述方法
1．4．1 真值錶描述法
1．4．2 代數式描述法
1．4．3 卡諾圖描述法
1．5 邏輯函數的化簡
1．5．1 邏輯函數最簡的標準
1．5．2 代數法化簡邏輯函數
1．5．3 邏輯函數的卡諾圖化簡法
1．5．4 含有任意項的邏輯函數的化簡
本章小結
習題1
自測題1

第2章 組閤邏輯器件與電路
2．1 集成邏輯門
2．1．1 雙極型邏輯門電路
2．1．2 cMOS邏輯門電路
2．1．3 集成邏輯門的主要參數
2．1．4 各類邏輯門的性能比較
2．1．5 正邏輯與負邏輯
2．2 常用MSI組閤邏輯模塊
2．2．1 加法器
2．2．2 比較器
2．2．3 編碼器
2．2．4 譯碼器
2．2．5 數據選擇器
2．3 組閤邏輯電路分析
2．3．1 門級電路分析
2．3．2 模塊級電路分析
2．4 組閤邏輯電路設計
2．4．1 門級電路設計
2．4．2 模塊級電路設計
2．5 組閤邏輯電路中的競爭與險象
2．5．1 邏輯競爭與險象
2．5．2 邏輯險象的識彆
2．5．3 邏輯險象的消除方法
本章小結
習題2
自測題2

第3章 時序邏輯基礎與常用器件
3．1 時序邏輯基礎
3．1．1 時序邏輯電路的一般模型
3．1．2 時序邏輯電路的描述方法
3．1．3 時序邏輯電路的一般分類
3．2 觸發器及其應用
3．2．1 RS觸發器
3．2．2 集成觸發器
3．2．3 觸發器的應用
3．3 MSI計數器及其應用
3．3．1 二一五一十進製異步加法計數器7490
3．3．2 4位二進製同步可預置加法計數器74163
3．3．3 同步十進製可逆計數器74192
3．3．4 計數器的應用
3．4 MSI移位寄存器及其應用
3．4．1 4位雙嚮移位寄存器74194
3．4．2 移位寄存器的應用
3．5 半導體存儲器
3．5．1 半導體存儲器的分類
3．5．2 隨機存取存儲器
3．5．3 存儲器容量的擴展
本章小結
習題3
自測題3

第4章 時序邏輯電路分析與設計
4．1 同步時序電路分析
4．1．1 觸發器級電路分析
4．1．2 模塊級電路分析
4．2 觸發器級同步時序電路設計
4．2．1 設計步驟
4．2．2 導齣原始狀態圖或狀態錶
4．2．3 狀態化簡
4．2．4 狀態分配
4．2．5 設計舉例
4．3 模塊級同步時序電路設計
4．3．1 基於計數器的電路設計
4．3．2 基於移位寄存器的電路設計
4．4 異步計數器分析與設計
4．4．1 異步計數器分析
4．4．2 異步計數器設計
本章小結
習題4
自測題4

第5章 可編程邏輯器件
5．1 可編程邏輯器件概述
5．1．1 PLD的發展簡史
5．1．2 PLD的分類
5．1．3 PLD電路的錶示方法
5．2 低密度可編程邏輯器件（LDPLD）
5．2．1 隻讀存儲器（ROM）
5．2．2 可編程邏輯陣列（PLA）
5．2．3 可編程陣列邏輯（PAL）
5．2．4 通用陣列邏輯（GAL）
5．3 高密度可編程邏輯器件（HDPLD）
5．3．1 復雜可編程邏輯器件（CPLD）
5．3．2 現場可編程門陣列（FPGA）
5．4 PLD的開發與編程
5．4．1 PLD的開發過程
5．4．2 PLD的編程技術
本章小結
習題5
自測題5

第6章 數／模接口電路與555定時器
6．1 集成數／模轉換器
6．1．1 數／模轉換的基本概念
6．1．2 常用數／模轉換電路
6．1．3 集成DAC的主要性能參數
6．1．4 集成數／模轉換器DAC 0832
6．2 集成模／數轉換器
6．2．1 模／數轉換的一般過程
6．2．2 常用模／數轉換電路
6．2．3 集成ADC的主要性能參數
6．2．4 集成模／數轉換器ADC0809
6．3 數／模接口電路的應用
6．3．1 程控增益放大器
6．3．2 數據采集與控製係統
6．4 555定時器及其應用
6．4．1 555定時器的電路結構與功能
6．4．2 用555定時器構成多諧振蕩器
6．4．3 用555定時器構成單穩態觸發器
6．4．4 用555定時器構成施密特觸發器
本章小結
習題6
自測題6

第7章 數字係統設計
7．1 數字係統設計概述
7．1．1 數字係統的基本概念
7．1．2 數字係統設計的一般過程
7．1．3 數字係統的總體方案與邏輯劃分
7．1．4 數據子係統的構造方法
7．2 控製子係統的設計工具
7．2．1 ASM圖
7．2．2 分組一按序算法語言
7．3 控製子係統的實現方法
7．3．1 硬件控製器的實現方法
7．3．2 微程序控製器的實現方法
7．4 數字係統設計舉例
7．4．1 14位二進製數密碼鎖係統
7．4．2 鐵道路口交通控製係統
本章小結
習題7
自測題7

第8章 電子設計自動化
8．1 EDA概述
8．1．1 EDA的發展曆程
8．1．2 硬件描述語言
8．1．3 EDA軟件工具
8．1．4 現代數字設計方法
8．2 硬件描述語言VHDL初步
8．2．1 VHDL源程序的基本結構
8．2．2 VHDL的基本語法
8．2．3 VHDL的主要描述語句
8．3 VHDL設計實例
8．3．1 組閤電路設計
8．3．2 時序電路設計
8．3．3 數字係統設計
8．4 QuartusⅡ開發係統及其使用
8．4．1 設計輸入
8．4．2 設計實現
8．4．3 設計驗證
8．4．4 器件編程
本章小結
習題8
自測題8

附錄 各章習題和自測題的參考答案
參考文獻
數字電路與係統設計（第三版） 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價