☆☆☆☆☆
简体网页||繁体网页



点击这里下载

类似图书 点击查看全场最低价

---

内容简介

　　《PLD系统设计入门与实践/电子电路设计丛书》的内容包括基础篇和实践篇两部分共11章。基础篇主要介绍EDA技术概述、可编程逻辑器件PLD、VHDL语言、Verilog HDL语言、ISE软件、Quartus Ⅱ软件、SOPC设计入门等；实践篇介绍了PLD开发实验系统、组合逻辑电路实验、时序逻辑电路实验、PLD设计实例等内容。

目录

第1章 EDA技术概述
1．1 EDA技术的涵义
1．2 EDA技术的发展历程
1．3 EDA技术的主要内容
1．3．1 可编程逻辑器件
1．3．2 硬件描述语言
1．3．3 EDA软件开发工具
1．3．4 实验开发系统
1．4 数字系统的设计
1．4．1 数字系统的设计模型
1．4．2 数字系统的设计准则
1．4．3 数字系统的设计步骤
1．4．4 数字系统的设计方法
1．4．5 两种设计方法的比较
1．4．6 EDA技术设计流程
1．5 EDA技术的应用形式
1．6 EDA技术的发展趋势
1．6．1 可编程逻辑器件发展趋势
1．6．2 开发工具的发展趋势

第2章 可编程逻辑器件PLD
2．1 PLD的发展历程
2．2 PLD的分类
2．2．1 按PLD集成密度分类
2．2．2 按PLD编程方式分类
2．2．3 按PLD结构特点分类
2．3 阵列型PLD的结构
2．3．1 简单PLD的基本结构
2．4 现场可编程门阵列FPGA
2．4．1 FPGA的分类
2．4．2 FPGA的基本结构
2．5 边界扫描测试技术
2．6 在系统编程lSP

第3章 VHDL语言
3．1 VHDL语言概述
3．2 VHDL程序结构
3．2．1 实体
3．2．2 结构体
3．2．3 块语句
3．2．4 进程
3．2．5 子程序
3．2．6 库、程序包和配置
3．3 VHDL的语言要素
3．3．1 VHDL语言的基本语法
3．3．2 数据对象
3．3．3 数据类型
3．3．4 运算操作符
3．3．5 属性
3．3．6 保留关键字
3．4 VHDL的基本语句
3．4．1 顺序语句
3．4．2 并发语句
3．5 VHDL的描述举例
3．5．1 VHDL描述风格
3．5．2 组合逻辑电路描述举例
3．5．3 时序逻辑电路描述举例

第4章 Verilog HDL语言
4．1 Verilog HDL语言概述
4．1．1 Verilog HDL的发展历史
4．1．2 Verilog HDL和VHDL的比较
4．2 Verilog HDL程序基本结构
4．2．1 Verilog HDL程序基本结构
4．2．2 模块的结构
4．3 Verilog HDL语言要素
4．3．1 标识符
4．3．2 常量、变量和数据类型
4．3．3 运算符及表达式
4．4 Verilog HDL基本语句
4．4．1 赋值语句
4．4．2 块语句
4．4．3 条件语句
4．4．4 循环语句
4．4．5 结构说明语句
4．4．6 编译预处理
4．5 VerIlog HDL描述举例
4．5．1 Vetilog HDL描述风格
4．5．2 组合逻辑电路描述举例
4．5．3 时序逻辑电路描述举例

第5章 ISE软件
5．1 ISE软件主界面
5．2 ISE软件设计流程
5．2．1 设计输入
5．2．2 综合优化
5．2．3 实现
5．2．4 仿真验证
5．2．5 编程配置
5．3 用ISE软件新建工程
5．4 原理图编辑设计方法
5．4．1 新建工程文件
5．4．2 新建原理图文件
5．4．3 基于XST的综合
5．4．4 基于ISE的仿真
5．4．5 基于ISE的实现
5．4．6 使用Floorplan分配引脚
5．4．7 使用UCF文件分配引脚
5．4．8 下载验证
5．5 文本编辑设计方法
5．5．1 新建工程文件
5．5．2 新建文本文件
5．5．3 代码模板的使用
5．6 混合编辑设计方法
5．6．1 新建顶层工程文件
5．6．2 编辑模块的VHDL程序并生成元件符号
5．6．3 设计顶层电路原理图
5．6．4 设计的实现

第6章 Quartus Ⅱ软件
6．1 Quartus Ⅱ软件主窗口
6．2 Quartus Ⅱ软件设计流程
6．2．1 设计输入
6．2．2 综合优化
6．2．3 布局布线
6．2．4 仿真验证
6．2．5 编程配置
6．3 用Quartus Ⅱ软件新建工程
6．4 原理图编辑设计方法
6．4．1 新建工程文件
6．4．2 新建原理图文件
6．4．3 编译工程
6．4．4 新建仿真矢量波形文件
6．4．5 波形仿真
6．4．6 I／0引脚分配
6．4．7 下载验证
6．5 文本编辑设计方法
6．5．1 新建工程文件
6．5．2 新建文本文件
6．5．3 编译工程
6．5．4 新建仿真矢量波形文件
6．5．5 波形仿真
6．5．6 I／O引脚分配
6．5．7 下载验证
6．6 混合编辑设计方法
6．6．1 新建工程文件
6．6．2 新建文本文件
6．6．3 新建原理图文件
6．6．4 编译工程
6．6．5 I／O引脚分配
6．6．6 下载验证

第7章 SOPC设计人门
7．1 SOPC概述
7．1．1 片上系统
7．1．2 可编程片上系统
7．2 NiOSⅡ嵌入式处理器简介
7．2．1 NiosⅡ嵌入式处理器主要特性
7．2．2 NiosⅡ嵌入式处理器结构
7．2．3 NiosⅡ嵌入式处理器运行模式
7．2．4 寄存器文件
7．2．5 算术逻辑单元ALU
7．2．6 异常和中断控制
7．2．7 存储器与I／0组织
7．3 Avalon系统互连结构总线
7．3．1 Avalon总线基本概念
7．3．2 Avalon总线特点
7．3．3 Avalon总线为外设提供的服务
7．3．4 Avalon总线传输模式
7．4 HAL系统库简介
7．4．1 HAL SOPC系统的层次结构
7．4．2 HAL系统库的特点
7．4．3 基于HAL系统库设计应用程序
7．5 SOPC设计流程
7．5．1 SOPC硬件设计流程
7．5．2 SOPC软件设计流程
7．6 SOPC设计举例
7．6．1 用Quartus Ⅱ软件新建文件
7．6．2 用SOPC Builder软件生成硬件系统
7．6．3 用Quartus Ⅱ软件处理硬件系统
7．6．4 用Nios Ⅱ IDE软件设计应用程序

第8章 PLD开发实验系统
8．1 PLD开发实验系统的结构
8．2 EPM1270核心板
8．3 XC95288XL核心板
8．4 EP2C5Q208核心板
8．5 MAGIC3200扩展板

第9章 组合逻辑电路实验
9．1 实验1 门电路实验
9．1．1 实验目的
9．1．2 实验设备
9．1．3 实验原理
9．1．4 实验步骤
9．1．5 实验结果
9．1．6 参考程序及引脚分配
9．2 实验2 全加器实验
9．2．1 实验目的
9．2．2 实验设备
9．2．3 实验原理
9．2．4 实验步骤
9．2．5 实验结果
9．2．6 参考程序及引脚分配
9．3 实验3 2．4译码器实验
9．3．1 实验目的
9．3．2 实验设备
9．3．3 实验原理
9．3．4 实验步骤
9．3．5 实验结果
9．3．6 参考程序及引脚分配
9．4 实验4 4．2编码器实验
9．4．1 实验目的
9．4．2 实验设备
9．4．3 实验原理
9．4．4 实验步骤
9．4．5 实验结果
9．4．6 参考程序及引脚分配
9．5 实验5 数据选择器实验
9．5．1 实验目的
9．5．2 实验设备
9．5．3 实验原理
9．5．4 实验步骤
9．5．5 实验结果
9．5．6 参考程序及引脚分配
9．6 实验6 数据比较器实验
9．6．1 实验目的
9．6．2 实验设备
9．6．3 实验原理
9．6．4 实验步骤
9．6．5 实验结果
9．6．6 参考程序及引脚分配
9．7 实验7 显示译码器实验
9．7．1 实验目的
9．7．2 实验设备
9．7．3 实验原理
9．7．4 实验步骤
9．7．5 实验结果
9．7．6 参考程序及引脚分配

第10章 时序逻辑电路实验
10．1 实验8 触发器实验
10．1．1 实验目的
10．1．2 实验设备
10．1．3 实验原理
10．1．4 实验步骤
10．1．5 实验结果
10．1．6 参考程序及引脚分配
10．2 实验9 分频器实验
10．2．1 实验目的
10．2．2 实验设备
10．2．3 实验原理
10．2．4 实验步骤
10．2．5 实验结果
10．2．6 参考程序及引脚分配
10．3 实验10 移位寄存器实验
10．3．1 实验目的
10．3．2 实验设备
10．3．3 实验原理
10．3．4 实验步骤
10．3．5 实验结果
10．3．6 参考程序及引脚分配
10．4 实验11 计数器实验
10．4．1 实验目的
10．4．2 实验设备
10．4．3 实验原理
10．4．4 实验步骤
10．4．5 实验结果
10．4．6 参考程序及引脚分配
10．5 实验12 数字电子钟实验
10．5．1 实验目的
10．5．2 实验设备
10．5．3 实验原理
10．5．4 实验步骤
10．5．5 实验结果
10．5．6 数字电子钟vHDL参考程序
PLD系统设计入门与实践/电子电路设计丛书 电子书 下载 mobi epub pdf txt

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

类似图书 点击查看全场最低价