嵌入式高速串行总线技术——基于FPGA实现与应用 pdf epub mobi txt 电子书 下载 2025

简体网页||繁体网页

☆☆☆☆☆

张峰 著

图书标签:

• FPGA
• 高速串行总线
• 嵌入式系统
• 通信协议
• 硬件设计
• 数字电路
• Verilog
• VHDL
• 信号完整性
• 高速接口

店铺： 电子工业出版社官方旗舰店

出版社： 电子工业出版社

ISBN：9787121302794

商品编码：29507383463

包装：平塑

开本：16

出版时间：2016-11-01

商品参数

读者对象：

     本书结合作者多年的工程项目实践，理论与实现相结合、图文并茂、层法清晰，可作为研究生和高年级本科生的教学用书，也可作为嵌入式系统设计人员的参考书。

内容介绍

内容介绍：

     总线，最早始于计算机领域，是指汇集在一起的多种功能的线路；后经深化并延伸，则是指计算机各模块及计算机之间的一种通信系统，涉及硬件（器件、线缆、电平）和软件（通信协议），其应用被引入嵌入式领域后，用于嵌入式系统的芯片级、板级、设备级的互连。本书主要涉及嵌入式系统中的高速串行总线技术，传输速率在Gbps量级。本书首先按时间的先后顺序梳理出计算机和嵌入式系统中常用的总线技术；然后介绍并基于FPGA实现了目前嵌入式系统中常用的高速串行总线技术，如Serdes、JESD204、SRIO、PCIE、Aurora、SATA总线，侧重于终端技术实现；最后论述嵌入式系统中的常用总线架构，涉及CPCIE、VPX、FC、Infiniband总线架构技术，侧重于整机设计。

目录

目    录

第1篇  计算机和嵌入式系统中常用总线的发展历程及趋势

第1章  总线的发展历程及后续趋势    3

1.1  总线的出现及定义    3

1.2  PC总线的发展    5

1.2.1  ISA总线    6

1.2.2  PCI/PCI-X总线    7

1.2.3  PCIE总线    9

1.2.4  ATA/SATA——面向存储的高速总线    10

1.3  嵌入式系统总线的发展    12

1.3.1  嵌入式系统的出现    12

1.3.2  PC104总线——ISA总线的嵌入式系统应用    13

1.3.3  Compact PCI总线——PCI总线的嵌入式应用    15

1.3.4  Compact PCIE架构及其在嵌入式的应用    18

1.3.5  SRIO总线——嵌入式系统的多处理器间互连    19

1.3.6  JESD204总线——面向ADC、DAC的串行通信总线结构    21

1.3.7  FC标准——通道技术与网络技术的结合    22

1.3.8  VPX架构——嵌入式串行总线的集大成者    23

1.4  总线领域三次革命成因与效能分析    25

1.5  高速串行总线技术的优点及共同点分析    28

1.6  高速串行总线的后续发展方向    29

1.6.1  速率继续提升    30

1.6.2  采用多阶电平传输    30

1.6.3  激光通信可行性及其小型化考虑    31

1.6.4  延伸阅读——激光通信代替微波通信    32

1.7  参考文献    34

第2篇  嵌入式系统中常用的高速串行总线及其FPGA实现

第2章  基于SERDES的高速数据传输技术    39

2.1  SERDES技术简介    39

2.2  SERDES物理层——LVDS电平概述    40

2.3  基于FPGA的SERDES传输技术概述    42

2.3.1  FPGA对LVDS电平的支持    42

2.3.2  FPGA内部的并/串转换原语结构OSERDESE2/ISERDESE2    43

2.3.3  基于SERDES原语的传输速率分析    44

2.4  基于FPGA实现SERDES原语的高速数据传输    45

2.4.1  SERDES发送端设计——设置OSERDESE2相关参数    45

2.4.2  SERDES接收端设计——配置ISERDESE2的相关参数    54

2.4.3  实现SERDES通信功能    59

2.5  延伸阅读——FPGA时序优化以及自适应延时调整的SERDES传输技术    61

2.5.1  时钟位置优化——减少由时钟位置造成的延时    61

2.5.2  时序优化——OFFSET约束    63

2.5.3  时序优化——MAXSKEW约束    64

2.5.4  基于Idelay的延时调整技术    64

2.5.5  基于Idelay的自适应动态延时调整技术    66

2.6  小结    67

2.7  延伸阅读——后起之秀：Xilinx公司及其FPGA    67

2.8  参考文献    69

第3章  基于JESD204协议的ADC、DAC数据传输    71

3.1  JESD204协议概述    71

3.2  JESD204协议分析    74

3.2.1  JESD204物理层分析    74

3.2.2  帧填充    76

3.2.3  8B/10B编/解码    77

3.2.4  加/解扰码（Scrambling/De-Scrambling）    79

3.2.5  JESD204协议接收状态机分析    80

3.3  基于GTX实现JESD204协议    82

3.3.1  可行性分析——物理层规范兼容    83

3.3.2  物理层GTX结构分析    83

3.3.3  基于GTX的JESD204协议功能模块构建    88

3.3.4  JESD204协议若干技术点分析    99

3.4  小结    104

3.5  参考文献    104

第4章  基于SRIO总线的高速通信结构    105

4.1  SRIO总线——面向嵌入式系统互连    105

4.1.1  嵌入式总线与PC总线应用分道扬镳    105

4.1.2  SRIO技术针对嵌入式系统互连    107

4.1.3  SRIO VS PCIE VS Ethernet VS Others    108

4.2  SRIO协议分析    110

4.2.1  SRIO协议层次结构    110

4.2.2  SRIO物理层规范    111

4.2.3  数据包及操作类型    113

4.2.4  链路同步    115

4.2.5  链路编码    115

4.2.6  配置空间    117

4.3  基于SRIO总线的点对点通信功能实现    117

4.3.1  创建SRIO工程    118

4.3.2  SRIO工程结构分析    126

4.3.3  SRIO点对点通信的关键技术分析及实现    128

4.3.4  SRIO IP核点对点通信功能测试    130

4.4  基于SRIO总线的交换结构通信功能实现    131

4.4.1  基于SRIO总线的交换结构概述    131

4.4.2  SRIO交换芯片80HCPS1616简介    131

4.4.3  SRIO交换芯片80HCPS1616配置    133

4.4.4  80HCPS1616的I2C配置接口    137

4.4.5  Maintenance帧配置SRIO交换芯片    139

4.4.6  SRIO交换结构的通信性能测试    142

4.5  小结    144

4.6  延伸阅读——串行总线技术再提速，从信息不确定性说起    145

4.7  参考文献    146

第5章  基于PCIE总线的高速数据传输技术    149

5.1  PCIE总线概述    149

5.2  PCIE协议分析    151

5.2.1  PCIE 拓扑结构    151

5.2.2  PCIE分层结构    151

5.2.3  PCIE链路编码与扰码    153

5.2.4  PCIE 地址空间与事务类型    153

5.2.5  延伸阅读——PCIE总线链路同步    154

5.3  基于PCIE协议的点对点通信功能实现    157

5.3.1  FPGA内嵌PCIE硬核简介    157

5.3.2  建立PCIE点对点通信工程    158

5.3.3  PCIE IP核源代码分析    171

5.3.4  PCIE节点接收流程分析    173

5.3.5  PCIE节点发送流程分析    174

5.3.6  基于PCIE协议的点对点通信功能测试    175

5.4  小结    176

5.5  延伸阅读——再论马太效应：从PCIE代替AGP总线说起    177

5.6  参考文献    178

第6章  基于Aurora协议的高速传输技术    181

6.1  Aurora总线概述    181

6.2  Aurora总线协议分析    181

6.2.1  Aurora总线通信模型    181

6.2.2  Aurora物理层电气特性    182

6.2.3  Aurora数据帧结构    184

6.2.4  Aurora链路同步    185

6.3  基于Aurora总线的通信功能实现    188

6.3.1  建立Aurora总线测试工程    188

6.3.2  Aurora总线协议文件及接口分析    192

6.3.3  Aurora总线帧模式与流模式    194

6.3.4  Aurora总线通信性能分析及测试    196

6.4  小结    198

6.5  延伸阅读——Xilinx公司及其Aurora总线    198

6.6  参考文献    199

第7章  基于SATA总线的高速数据存储技术    201

7.1  多种高速数据存储方式涉及的总线形式    202

7.1.1  基于ATA总线标准的数据存储方式    202

7.1.2  基于SCSI总线标准的高速数据存储方式    203

7.1.3  基于SAS/SATA总线标准的高速数据存储方式    205

7.1.4  延伸阅读——基于Nand Flash阵列的高速数据存储方式    208

7.1.5  延伸阅读——基于eMMC及阵列的高速数据存储方式    209

7.1.6  多种存储实现方式的比较与分析    210

7.2  SATA协议分析    211

7.2.1  SATA的分层结构    211

7.2.2  SATA启动过程    212

7.2.3  SATA数据帧与编码    213

7.3  SATA协议IP核的FPGA实现    216

7.3.1  Virtex-5 FPGA GTX简介    216

7.3.2  SATA协议物理层实现    218

7.3.3  SATA协议的OOB通信    226

7.3.4  SATA协议的链路层及传输层关键技术分析    228

7.3.5  SATA协议的应用层实现分析    231

7.3.6  SATA 协议IP核测试    231

7.4  小结    232

7.5  延伸阅读——基于DNA的生物学存储技术    234

7.6  参考文献    236

第3篇  整机设计的嵌入式系统高速数据总线

第8章  CPCIE总线架构    239

8.1  CPCIE总线简介    239

8.2  CPCIE系统中功能模块分类    241

8.3  CPCIE系统连接关系与信号定义    242

8.3.1  连接器类型    242

8.3.2  系统板    245

8.3.3  外设板    248

8.3.4  交换板    249

8.4  CPCIE系统整机设计要素    251

8.4.1  功能模块标识    251

8.4.2  供电要求    252

8.4.3  时钟设计    253

8.5  小结    253

8.6  参考文献    254

第9章  VPX总线架构    255

9.1  VPX总线的起源    255

9.2  VPX协议族分析    257

9.3  VPX协议的典型应用    259

9.4  连接关系与信号定义    260

9.5  整机设计要素    265

9.5.1  模块防插错设计    265

9.5.2  电源设计    266

9.5.3  功能模块与背板信号映射关系    267

9.6  VPX架构与CPCIE架构的异同    270

9.7  小结    270

《嵌入式高速串行总线技术——基于FPGA实现与应用》 一、 概述 本书深入探讨了嵌入式系统中高速串行总线技术的核心概念、关键原理、实现方法及其在FPGA平台上的广泛应用。随着现代电子设备对数据传输速率、带宽和功耗要求的不断提升，高速串行总线已成为连接各个功能模块、实现高性能通信的关键技术。本书旨在为读者提供一个系统、全面、深入的学习平台，帮助工程师和研究人员掌握嵌入式高速串行总线的设计、开发和优化技巧，从而构建更高效、更可靠的嵌入式系统。 二、 目标读者 嵌入式系统工程师： 致力于设计和开发高性能嵌入式系统的工程师，需要理解和应用高速串行总线来提升系统的数据吞吐量和连接能力。 FPGA设计工程师： 专注于使用FPGA实现复杂数字逻辑的工程师，希望掌握如何在FPGA平台上高效地实现和加速串行通信协议。 通信协议开发者： 从事通信协议研究和开发的专业人士，对底层的硬件实现和FPGA加速技术感兴趣。 电子工程、计算机科学及相关专业的学生和研究人员： 希望深入了解嵌入式系统通信技术前沿的学生和研究者。 三、 内容梗概 本书分为若干章节，层层递进，从基础理论到实际应用，全面覆盖了嵌入式高速串行总线技术。 第一部分：基础理论与关键概念 1. 嵌入式系统通信挑战与趋势： 分析传统并行总线的局限性，如布线复杂、信号完整性问题、功耗高、时钟分发困难等。 阐述高速串行总线技术兴起的必然性，包括提高数据速率、简化布线、降低功耗、增强抗干扰能力等优势。 探讨嵌入式系统日益增长的数据处理需求，如高清视频、大数据分析、物联网通信等，以及对高速总线技术的迫切需求。 展望未来嵌入式系统通信的发展趋势，如更高的带宽、更低的延迟、更灵活的拓扑结构、功耗优化以及与新兴技术的融合。 2. 高速串行总线基本原理： 信号编码与解码： 详细讲解差分信号、LVDS、CML、PECL等信号传输技术，以及如何通过编码（如8b/10b、64b/66b）来提高编码效率、消除直流分量、增加时钟恢复的鲁棒性。 时钟同步与恢复： 深入剖析点对点时钟、外部时钟、嵌入式时钟（如SSC、PLL、DLL）等多种时钟同步方案，并详细讲解时钟恢复（CDR）的关键技术，包括基于锁相环（PLL）和延迟线（DLL）的实现原理，以及其在高速信号接收中的重要性。 数据链路层协议： 介绍数据帧的构成、包头/包尾、校验机制（如CRC）、流量控制、错误检测与纠正（EDAC）等核心概念，以及这些协议如何保证数据传输的可靠性。 物理层接口： 讲解不同物理层接口的标准，如connector、cable、PCB traces的设计考虑，以及阻抗匹配、损耗、串扰等信号完整性（SI）问题。 3. FPGA在高速串行通信中的作用： FPGA的优势： 阐述FPGA在实现高速串行通信中的独特优势，包括高度的可配置性、并行处理能力、低延迟、快速原型验证以及对多种高速接口协议的原生支持（如SerDes）。 FPGA内部资源： 介绍FPGA中与高速串行通信相关的核心资源，如硬核SerDes（Serializer/Deserializer）模块、软核SerDes（利用逻辑资源实现）、锁相环（PLL/DLL）、DCM/MMCM等时钟管理单元。 IP核的应用： 讲解如何利用FPGA厂商提供的IP核（Intellectual Property Core）来快速高效地实现各种高速串行接口协议，如PCIe、SGMII、XAUI、Interlaken等，并分析IP核的配置选项和性能调优。 第二部分：主流高速串行总线技术详解 1. PCI Express (PCIe)： 协议栈深入剖析： 详细解析PCIe的事务层（TLP）、数据链路层（DLLP）、物理层（PHY）的结构和功能。 不同代PCIe的演进： 对比PCIe Gen1、Gen2、Gen3、Gen4、Gen5等各代标准在带宽、功耗、编码方式、信号完整性要求等方面的提升。 FPGA实现PCIe： 介绍在FPGA上实现PCIe控制器（root complex或endpoint）的设计方法，包括IP核的选择与配置、寄存器接口设计、中断处理、DMA（Direct Memory Access）机制的实现。 应用场景： 探讨PCIe在服务器、高性能计算、存储设备、通信模块等领域的应用。 2. Gigabit Ethernet (GbE) 变种（SGMII, RGMII, GMII, XGMII）： 以太网MAC与PHY： 介绍以太网的MAC层和PHY层的基本架构。 SGMII (Serial Gigabit Media Independent Interface)： 详细讲解SGMII协议，包括其串行传输方式、帧格式、数据流控制，以及与传统GMII/RGMII的区别。 RGMII (Reduced Gigabit Media Independent Interface)： 分析RGMII的特点，如数据线数量的减少，以及其在FPGA与PHY之间的连接。 FPGA实现SGMII/RGMII： 讲解在FPGA中实现MAC层的逻辑，以及如何通过SerDes模块与外部PHY芯片进行SGMII/RGMII接口的连接。 应用领域： 阐述GbE在网络设备、嵌入式通信、工业控制等领域的普及。 3. Interlaken： 高密度互联与高速通信： 介绍Interlaken协议的设计初衷，即为高带宽、低延迟的芯片间（chip-to-chip）和板间（board-to-board）通信而生。 协议结构与工作原理： 深入理解Interlaken的多通道、点对点、低开销的串行通信机制。 FPGA实现Interlaken： 讲解在FPGA上实现Interlaken控制器，包括通道管理、报文封装、流量控制等关键逻辑。 应用实例： 重点介绍Interlaken在网络交换芯片、高性能通信处理器、数据采集系统等高端应用中的作用。 4. 其他常用高速串行接口（根据具体需要选择性深入）： XAUI/XFI/SFI： 在10GbE领域的重要接口，讲解其定义和FPGA实现。 USB 3.0/3.1/3.2： 阐述其高速串行传输机制和在嵌入式设备中的应用。 SATA： 在存储设备中的广泛应用，及其串行传输原理。 MIPI 接口系列（C-PHY, D-PHY）： 在移动设备和嵌入式视觉中的应用，涉及其低功耗和高带宽特性。 第三部分：FPGA实现与设计方法 1. FPGA SerDes模块详解： 硬核SerDes： 深入剖析FPGA内部集成的硬核SerDes模块的架构，包括发送端（TX）和接收端（RX）的串行化/解串行化逻辑、时钟倍增（Clock Multiplier Unit, CMU）、锁相环（PLL）、均衡器（Equalizer）、去加重（De-emphasis）等关键组件。 软核SerDes： 讨论如何利用FPGA的逻辑资源（LUTs, Flip-flops）来实现软件定义的SerDes，适用于非标准协议或对资源有限制的情况。 SerDes配置与优化： 讲解如何根据不同的通信协议和传输距离，对SerDes的参数进行精确配置，如预加重、均衡、时钟恢复等，以达到最佳的信号质量和传输稳定性。 2. 时钟管理与同步： FPGA内置时钟资源： 详细讲解FPGA中的MMCM/PLL（Mixed-Mode Clock Manager / Phase-Locked Loop）在生成和管理高速时钟信号中的作用。 时钟域跨越（Clock Domain Crossing, CDC）： 分析CDC问题及其在多时钟域设计的潜在风险，介绍常用的CDC同步电路，如格雷码同步器、两级触发器同步器等。 抖动（Jitter）分析与抑制： 讨论时钟抖动对高速串行信号的影响，以及如何在FPGA设计中通过时钟规划和优化来抑制抖动。 3. 信号完整性（SI）与电源完整性（PI）考虑： PCB布线设计： 讲解差分线对的长度匹配、等长布线、蛇形线设计、阻抗控制、过孔处理等对信号完整性的重要性。 连接器与线缆选择： 分析不同类型连接器和线缆的信号传输特性，以及如何选择合适的组件。 回流路径（Return Path）设计： 强调回流路径在减少EMI（Electromagnetic Interference）和确保信号完整性中的关键作用。 电源退耦（Decoupling）： 讲解FPGA电源引脚的去耦电容设计，以及如何降低电源噪声对SerDes性能的影响。 4. FPGA设计流程与工具链： HDL语言（Verilog/VHDL）： 介绍使用HDL语言描述高速串行接口逻辑。 IP核集成： 讲解如何将厂商提供的IP核集成到FPGA设计中，包括IP核的配置、接口连接和顶层设计。 综合、布局布线与时序分析： 详细阐述FPGA设计流程中的关键步骤，重点讲解如何进行静态时序分析（STA），以确保设计满足高速接口的时序要求。 仿真与调试： 介绍使用仿真工具（如ModelSim/QuestaSim, VCS）进行功能仿真和时序仿真，以及在硬件上进行调试的方法。 第四部分：实际应用与案例分析 1. 高性能计算与数据中心： 服务器与存储连接： 介绍PCIe在服务器内部组件互联，以及SSD、RAID卡等存储设备的连接。 网络设备与互联： 讲解交换机、路由器等网络设备如何利用高速串行接口（如Interlaken, XAUI）实现高密度端口连接和高性能数据转发。 2. 通信系统与基站： FPGA在通信模块中的应用： 阐述FPGA如何作为核心处理器，实现高速数据处理、协议转换和接口控制，例如在光模块、无线通信收发器中。 基站内部数据流： 分析基站内部不同功能单元（如射频前端、基带处理、协议栈）之间的高速串行通信需求。 3. 嵌入式视觉与图像处理： 摄像头接口： 介绍MIPI C-PHY/D-PHY等接口在高清摄像头与主处理器之间的数据传输。 FPGA加速图像处理： 探讨如何利用FPGA的高速串行接口并行处理能力，实现实时的图像采集、预处理和分析。 4. 工业控制与嵌入式设备： 实时数据采集： 讨论高速串行总线在工业现场传感器数据采集、电机控制等方面的应用。 异构系统互联： 介绍如何利用高速串行接口实现FPGA与其他处理器（CPU、DSP）的协同工作。 五、 总结与展望 本书旨在为读者提供一个全面、深入的嵌入式高速串行总线技术学习指南。通过理论与实践相结合，读者将能够深刻理解各种高速串行总线的原理，掌握在FPGA平台上实现这些技术的方法，并能将其成功应用于实际的嵌入式系统设计中。随着技术的不断发展，未来高速串行总线将朝着更高带宽、更低功耗、更智能化的方向演进，本书的研究成果将为读者把握未来技术趋势提供坚实的基础。 六、 附录 常用高速串行总线协议对比表 FPGA厂商SerDes IP核资源概览 常用高速串行接口设计资源链接 术语表 --- 通过以上章节的详细介绍，本书全面而深入地涵盖了嵌入式高速串行总线技术在FPGA实现与应用方面的各个方面，为读者提供了一个扎实的知识体系和实践指导。

评分☆☆☆☆☆

收到您的请求，我将以一位读者的身份，为您对《嵌入式高速串行总线技术——基于FPGA实现与应用》这本书撰写五段风格迥异、内容详尽的评价。这些评价将聚焦于阅读体验、技术深度、实用价值等方面，避免提及该书的实际内容，并确保每段的风格和结构都大相径庭。 初读这本书，我最大的感受是它的前言部分对行业现状的把握非常到位。作者似乎对当前嵌入式系统设计中面临的挑战有着深刻的洞察力，尤其是在数据传输速率不断攀升的背景下，那些传统方法的局限性被剖析得淋漓尽致。我记得当时翻阅时，好几处地方都忍不住停下来深思，作者的论述逻辑严密，层层递进，让人不由自主地想去探究接下来的内容会如何解决这些痛点。这种开篇的气势，为后续的深入学习奠定了一个坚实的基础，也让人对整本书的学术价值和工程指导意义充满了期待。它不仅仅是一本技术手册，更像是一篇对特定领域发展趋势的深刻剖析报告，让人在技术细节之前，先对宏观的背景有了清晰的认识。

评分☆☆☆☆☆

从一个资深从业者的角度来看，这本书的价值体现在其对实践细节的关注度上。很多理论书籍往往止步于概念的阐述，但在实际工程部署中，那些细微的配置差异和潜在的性能瓶颈往往是成败的关键。我观察到，作者在讲解过程中，对那些在真实环境中容易被忽略的小陷阱，进行了非常细致的警示和说明。这种深入到“最后一公里”的细节把控，体现了作者深厚的实战经验，使得读者在理论学习之余，能够提前预判和规避许多开发过程中的“坑”。它给予读者的，不仅是知识，更是一种成熟的工程思维范式。

评分☆☆☆☆☆

我必须指出，这本书在结构组织上的匠心独运。它似乎遵循了一种从宏观概念到微观实现的递进路线，章节之间的衔接处理得极其自然，仿佛是精心编排的一场技术探险。每当我觉得自己理解了某个核心概念时，下一章的内容总是能恰到好处地引入与之相关的、更具挑战性的应用场景，这种“牵引式”的知识结构，极大地激发了我主动探索的欲望。这种设计避免了知识点的碎片化，确保了读者能够构建一个完整、立体的知识体系框架，而不是仅仅掌握一些孤立的技巧。对于想要系统性学习某一复杂领域的工程师而言，这种结构设计无疑是高效且令人愉悦的。

评分☆☆☆☆☆

这本书的阅读体验非常顺畅，尽管涉及的主题颇为硬核，但作者的叙事方式却充满了一种“娓娓道来”的亲和力。我特别欣赏那种将复杂的概念分解为易于理解的步骤和模块的处理手法。它不像有些专业书籍那样堆砌公式和晦涩的术语，而是通过精妙的类比和流程图示，将抽象的原理具象化。这种对读者学习路径的体贴，使得即便是在面对那些需要反复推敲的理论节点时，也能保持住心流，不至于产生强烈的挫败感。在我看来，优秀的教材就应该具备这种引导性，它不是简单地告诉“是什么”，而是耐心解释“为什么”以及“如何做”，这本书在这方面做得相当出色，充分展现了作者扎实的教学功底和对知识传授的深刻理解。

评分☆☆☆☆☆

这本书的语言风格给我留下了非常深刻的印象，它既有学术研究的严谨性，又透露出一种对技术前沿的激情。作者在行文措辞上显得十分自信且富有洞察力，尤其是在讨论未来技术走向的部分，其前瞻性的判断令人印象深刻。阅读过程中，我仿佛能感受到作者在每一页上倾注的热忱，这种感染力远超枯燥的技术文档。它成功地将一个原本可能显得冰冷、专业的领域，注入了鲜活的生命力和探索的乐趣，使得即便是面对高强度的技术内容，阅读过程也充满了一种积极向上的动力，让人在提升专业技能的同时，也获得了精神上的满足感。