基本信息

書名：VHDL數字電路設計教程

定價：35.00元

作者：(巴西)佩德羅尼

齣版社：電子工業齣版社

齣版日期：2013-01-01

ISBN：9787121186721

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.241kg

編輯推薦

內容提要

自從VHDL在1987年成為IEEE標準之後，就因其在電路模型建立、仿真、綜閤等方麵的強大功能而被廣泛用於復雜數字邏輯電路的設計中。本書共分為三個基本組成部分，首先詳細介紹VHDL語言的背景知識、基本語法結構和VHDL代碼的編寫方法；然後介紹VHDL電路單元庫的結構和使用方法，以及如何將新的設計加入到現有的或自己新建立的單元庫中，以便於進行代碼的分割、共享和重用；後介紹CPLD和FPGA的發展曆史、主流廠商提供的開發環境使用方法。本書在結構組織上有獨特之處，例如將並發描述語句、順序描述語句、數據類型與運算操作符和屬性等獨立成章，使讀者更容易清晰準確地掌握這些重要內容。本書注重設計實踐，給齣瞭大量完整設計實例的電路圖、相關基本概念、電路工作原理以及仿真結果，從而將VHDL語法學習和如何采用它進行電路設計有機地結閤在一起。

目錄

目 錄
部分 電 路 設 計
章 引言2
1.1 關於VHDL2
1.2 設計流程2
1.3 EDA工具3
1.4 從VHDL代碼到電路的轉化4
1.5 設計實例6
第2章 VHDL代碼結構9
2.1 VHDL代碼基本單元9
2.2 庫聲明10
2.3 實體11
2.4 構造體12
2.5 例題13
2.6 習題16
第3章 數據類型19
3.1 預定義的數據類型19
3.2 用戶定義的數據類型22
3.3 子類型23
3.4 數組24
3.5 端口數組26
3.6 記錄類型27
3.7 有符號數和無符號數28
3.8 數據類型轉換29
3.9 小結30
3.10 例題31
3.11 習題35
第4章 運算操作符和屬性37
4.1 運算操作符37
4.2 屬性40
4.3 用戶自定義屬性42
4.4 操作符擴展43
4.5 通用屬性語句43
4.6 設計實例44
4.7 小結48
4.8 習題49
第5章 並發代碼51
5.1 並發執行和順序執行51
5.2 使用運算操作符53
5.3 WHEN語句54
5.4 GENERATE語句63
5.5 塊語句65
5.6 習題68
第6章 順序代碼72
6.1 進程72
6.2 信號和變量74
6.3 IF語句74
6.4 WAIT語句78
6.5 CASE語句80
6.6 LOOP語句84
6.7 CASE語句和IF語句的比較91
6.8 CASE語句和WHEN語句的比較91
6.9 同步時序電路中的時鍾問題92
6.10 使用順序代碼設計組閤邏輯電路96
6.11 習題98
第7章 信號和變量103
7.1 常量103
7.2 信號103
7.3 變量105
7.4 信號和變量的比較106
7.5 寄存器的數量112
7.6 習題121
第8章 狀態機128
8.1 引言128
8.2 設計風格#1129
8.3 設計風格#2136
8.4 狀態機編碼風格：二進製編碼和獨熱編碼149
8.5 習題150
第9章 典型電路設計分析153
9.1 桶形移位寄存器153
9.2 有符號數比較器和無符號數比較器156
9.3 逐級進位和超前進位加法器159
9.4 定點除法162
9.5 自動售貨機控製器166
9.6 串行數據接收器171
9.7 並/串變換器173
9.8 一個7段顯示器的應用例題175
9.9 信號發生器178
9.10 存儲器設計181
9.11 習題186
第二部分 係 統 設 計
0章 包集和元件192
10.1 概述192
10.2 包集193
10.3 元件195
10.4 端口映射201
10.5 GENERIC參數的映射202
10.6 習題208

1章 函數和過程209
11.1 函數209
11.2 函數的存放211
11.3 過程219
11.4 過程的存放221
11.5 函數與過程小結224
11.6 斷言語句224
11.7 習題224
2章 係統設計實例分析226
12.1 串-並型乘法器226
12.2 並行乘法器230
12.3 乘-纍加電路235
12.4 數字濾波器238
12.5 神經網絡243
12.6 習題249
附錄A 可編程邏輯器件251
附錄B Xilinx ISE和ModelSim使用指南259
附錄C Altera MaxPlus II和Advanced Synthesis Software使用指南267
附錄D Altera Quartus II使用指南277
VHDL保留字285
參考文獻286

作者介紹

文摘

序言