基本信息

書名:CMOS數字集成電路設計

定價：69.00元

售價：46.9元,便宜22.1元,摺扣67

作者:(美)查爾斯.霍金斯(Charles Hawkins)等

齣版社：機械工業齣版社

齣版日期：2016-04-01

ISBN：9787111529330

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

本書中文簡體字版由IET授權機械工業齣版社齣版。未經齣版者書麵許可，不得以任何方式復製或抄襲本書內容。

本書涵蓋瞭CMOS數字集成電路的設計技術，教材的編寫采用新穎的講述方法，並不要求學生已經學習過模擬電子學的知識，有利於教師靈活地安排教學計劃。本書完全放棄瞭涉及雙極型器件的內容，隻關注數字集成電路的主流工藝——CMOS數字電路設計。書中引入大量的實例，每章後也給齣瞭豐富的習題，使得學生能夠將學到的知識與實際結閤。本書可作為CMOS數字集成電路的本科教材。

目錄

目　　錄

齣版者的話

譯者序

序

前言

章　基本邏輯門和電路原理1

　1.1　邏輯門和布爾代數1

　1.2　布爾和邏輯門化簡3

　1.3　時序電路4

　1.4　電壓和電流定律6

　　1.4.1　端口電阻的觀察法分析6

　　1.4.2　基爾霍夫電壓定律與觀察法分析7

　　1.4.3　基爾霍夫電流定律與觀察法分析9

　　1.4.4　基於觀察法的分壓器和分流器混閤分析10

　1.5　電阻的功率消耗11

　1.6　電容13

　　1.6.1　電容器能量與功率14

　　1.6.2　電容分壓器15

　1.7　電感16

　1.8　二極管非綫性電路分析16

　1.9　關於功率19

　1.10　小結20

　習題20

第2章　半導體物理24

　2.1　材料基礎24

　　2.1.1　金屬、絕緣體和半導體24

　　2.1.2　半導體中的載流子：電子與空穴25

　　2.1.3　確定載流子濃度26

　2.2　本徵半導體和非本徵半導體27

　　2.2.1　n型半導體28

　　2.2.2　p型半導體29

　　2.2.3　n型與p型摻雜半導體中的載流子濃度30

　2.3　半導體中的載流子輸運30

　　2.3.1　漂移電流31

　　2.3.2　擴散電流32

　2.4　pn結34

　2.5　pn結的偏置35

　　2.5.1　pn結正偏壓36

　　2.5.2　pn結反偏壓36

　2.6　二極管結電容37

　2.7　小結38

　參考文獻38

　習題38

第3章　MOSFET40

　3.1　工作原理40

　　3.1.1　作為數字開關的MOSFET40

　　3.1.2　MOSFET的物理結構41

　　3.1.3　MOS晶體管工作原理：一種描述性方法42

　3.2　MOSFET輸入特性44

　3.3　nMOS晶體管的輸齣特性與電路分析44

　3.4　pMOS晶體管的輸齣特性與電路分析49

　3.5　含有源極和漏極電阻的MOSFET53

　3.6　MOS晶體管的閾值電壓54

　3.7　小結55

　參考文獻56

　習題56

第4章　金屬互連綫性質60

　4.1　金屬互連綫電阻60

　　4.1.1　電阻和熱效應62

　　4.1.2　薄膜電阻63

　　4.1.3　通孔電阻64

　4.2　電容67

　　4.2.1　平行闆模型67

　　4.2.2　電容功率68

　4.3　電感69

　　4.3.1　電感電壓69

　　4.3.2　導綫電感70

　　4.3.3　電感功率70

　4.4　互連綫RC模型71

　　4.4.1　短綫的電容模型71

　　4.4.2　長綫的電阻電容模型72

　4.5　小結74

　參考文獻74

　習題74

第5章　CMOS反相器77

　5.1　CMOS反相器概述77

　5.2　電壓轉移麯綫78

　5.3　噪聲容限79

　5.4　對稱電壓轉移麯綫81

　5.5　電流轉移麯綫82

　5.6　VTC圖形分析83

　　5.6.1　靜態電壓轉移麯綫83

　　5.6.2　動態電壓轉移麯綫85

　5.7　反相器翻轉速度模型86

　5.8　CMOS反相器功耗88

　　5.8.1　瞬態功耗88

　　5.8.2　短路功耗89

　　5.8.3　靜態泄漏功耗91

　5.9　功耗與電源電壓調整91

　5.10　調整反相器緩衝器尺寸以驅動大負載92

　5.11　小結94

　參考文獻94

　習題94

第6章　CMOS“與非”門、“或非”門和傳輸門97

　6.1　“與非”門97

　　6.1.1　電路行為98

　　6.1.2　“與非”門的非控製邏輯狀態98

　6.2　“與非”門晶體管尺寸調整100

　6.3　“或非”門102

　　6.3.1　電路行為102

　　6.3.2　“或非”門的非控製邏輯狀態102

　6.4　“或非”門晶體管尺寸調整105

　6.5　通過門與CMOS傳輸門108

　　6.5.1　通過門108

　　6.5.2　CMOS傳輸門109

　　6.5.3　三態邏輯門110

　6.6　小結110

　習題111

第7章　CMOS電路設計風格115

　7.1　布爾代數到晶體管電路圖的轉換115

　7.2　德摩根電路的綜閤118

　7.3　動態CMOS邏輯門120

　　7.3.1　動態CMOS邏輯門的特性120

　　7.3.2　動態電路中的電荷共享121

　7.4　多米諾CMOS邏輯門123

　7.5　NORA CMOS邏輯門125

　7.6　通過晶體管邏輯門125

　7.7　CMOS傳輸門邏輯設計127

　7.8　功耗及活躍係數128

　7.9　小結132

　參考文獻132

　習題132

第8章　時序邏輯門設計與時序137

　8.1　CMOS鎖存器138

　　8.1.1　時鍾控製的鎖存器138

　　8.1.2　門控鎖存器139

　8.2　邊沿觸發的存儲元件140

　　8.2.1　D觸發器140

　　8.2.2　時鍾的邏輯狀態141

　　8.2.3　一種三態D觸發器設計141

　8.3　邊沿觸發器的時序規則142

　　8.3.1　時序測量143

　　8.3.2　違反時序規則的影響144

　8.4　D觸發器在集成電路中的應用145

　8.5　帶延時元件的tsu和thold145

　8.6　包含置位和復位的邊沿觸發器147

　8.7　時鍾生成電路148

　8.8　金屬互連綫寄生效應151

　8.9　時鍾漂移和抖動151

　8.10　芯片設計中的整體係統時序152

　　8.10.1　時鍾周期約束152

　　8.10.2　時鍾周期約束與漂移153

　　8.10.3　保持時間約束153

　　8.10.4　考慮漂移和抖動的時鍾周期約束154

　8.11　時序與環境噪聲156

　8.12　小結157

　參考文獻157

　習題158

第9章　IC存儲器電路163

　9.1　存儲器電路結構164

　9.2　存儲器單元165

　9.3　存儲器譯碼器166

　　9.3.1　行譯碼器166

　　9.3.2　列譯碼器167

　9.4　讀操作168

　9.5　讀操作的晶體管寬長比調整169

　9.6　存儲器寫操作170

　　9.6.1　單元寫操作170

　　9.6.2　鎖存器轉移麯綫170

　9.7　寫操作的晶體管寬長比調整171

　9.8　列寫電路173

　9.9　讀操作與靈敏放大器174

　9.10　動態存儲器177

　　9.10.1　3晶體管DRAM單元177

　　9.10.2　1晶體管DRAM單元178

　9.11　小結179

　參考文獻179

　習題179

0章　PLA、CPLD與FPGA181

　10.1　一種簡單的可編程電路——PLA181

　　10.1.1　可編程邏輯門182

　　10.1.2　“與”/“或”門陣列183

　10.2　下一步：實現時序電路——CPLD184

　　10.2.1　引入時序模塊——CPLD184

　　10.2.2　更先進的CPLD186

　10.3　先進的可編程邏輯電路——FPGA190

　　10.3.1　Actel ACT FPGA191

　　10.3.2　Xilinx Spartan FPGA192

　　10.3.3　Altera Cyclone Ⅲ FPGA194

　　10.3.4　如今的FPGA196

　　10.3.5　利用FPGA工作——設計工具196

　10.4　理解編程寫入技術196

　　10.4.1　反熔絲技術196

　　10.4.2　EEPROM技術198

　　10.4.3　靜態RAM開關技術199

　參考文獻199

1章　CMOS電路版圖200

　11.1　版圖和設計規則200

　11.2　版圖設計方法：布爾方程、晶體管原理圖和棒圖201

　11.3　利用PowerPoint進行電路版圖布局202

　11.4　設計規則和小間距203

　11.5　CMOS反相器的版圖布局204

　　11.5.1　pMOS晶體管的版圖204

　　11.5.2　重溫pMOS晶體管版圖的設計規則205

　　11.5.3　nMOS晶體管版圖205

　　11.5.4　將晶體管閤並到共同的多晶矽柵下206

　11.6　根據設計規則小間距繪製完整的CMOS反相器207

　11.7　多輸入邏輯門的版圖207

　11.8　閤並邏輯門標準單元版圖209

　11.9　更多關於版圖的內容210

　11.10　版圖CAD工具211

　11.11　小結211

2章　芯片是如何製作的212

　12.1　集成電路製造概覽212

　12.2　矽晶圓片的製備213

　12.3　生産綫的前端和後端213

　12.4　生産綫前端工藝技術214

　　12.4.1　矽的氧化214

　　12.4.2　光刻214

　　12.4.3　蝕刻216

　　12.4.4　沉積和離子注入216

　12.5　清潔和安全性操作217

　12.6　晶體管的製造218

　12.7　生産綫後端工藝技術218

　　12.7.1　濺射工藝219

　　12.7.2　雙金屬鑲嵌法（大馬士革工藝）219

　　12.7.3　層間電介質及終鈍化220

　12.8　CMOS反相器的製造220

　　12.8.1　前端工藝操作220

　　12.8.2　後端工藝操作221

　12.9　芯片封裝221

　12.10　集成電路測試222

　12.11　小結222

　參考文獻222

章末偶數編號習題參考答案223

索引228

作者介紹

文摘

序言