☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《數字電子技術基礎/高等學校電子信息類專業係列教材·教育部高等學校電子信息類專業教學指導委員會規劃教材》按照教育部高等學校電工電子基礎課程教學指導委員會製訂的“數字電子技術基礎課程教學基本要求”編寫。全書主要內容包括數製與碼製、邏輯代數基礎、門電路、VHDL語言基礎、組閤邏輯電路、觸發器和可編程器件、時序邏輯電路的分析與設計、存儲器、脈衝波形的産生和整形。
　　《數字電子技術基礎/高等學校電子信息類專業係列教材·教育部高等學校電子信息類專業教學指導委員會規劃教材》以CMOS邏輯門為主，減少晶體管和小規模集成電路的內容，講述各種邏輯關係。引入可編程邏輯器件和VHDL語言的內容，把數字電路與VHDL語言描述融閤在一起。在學習數字電路的同時學習VHDL語言描述方法。學習教材內容的同時引入QuartusⅡ仿真軟件使學生初步掌握一種EDA軟件的使用方法。
　　《數字電子技術基礎/高等學校電子信息類專業係列教材·教育部高等學校電子信息類專業教學指導委員會規劃教材》可作為電氣工程、自動化、電子信息類、儀器儀錶類等相關專業使用。也可供從事相關行業的工程技術人員參考使用。

內頁插圖

目錄

第1章 數製與碼製
內容提要
1.1 概述
1.2 數製的錶示方法
1.3 十進製數與二進製數之間的轉換
1.4 二進製算術運算
1.5 二進製數的反碼和補碼
1.6 帶符號數的錶示方法
1.7 十六進製數的轉換及運算
1.8 碼製的錶示方法
本章小結
習題

第2章 邏輯代數基礎
內容提要
2.1 概述
2.2 邏輯代數的3種基本運算
2.3 邏輯代數的基本公式和常用公式
2.3.1 邏輯代數的基本公式
2.3.2 邏輯代數的常用公式
2.4 邏輯函數及其錶示方法
2.4.1 邏輯函數
2.4.2 邏輯函數的錶示
2.5 邏輯函數的兩種標準形式
2.5.1 邏輯函數的最小項和最大項
2.5.2 邏輯函數的最小項之和錶達式
2.5.3 邏輯函數的最大項之積錶達式
2.5.4 最小項之和與最大項之積之間的相互轉換
2.6 邏輯函數的公式化簡法
2.7 邏輯函數的卡諾圖化簡法
2.7.1 邏輯函數的卡諾圖錶示法
2.7.2 邏輯函數的卡諾圖化簡法
2.8 具有無關最小項的邏輯函數及其化簡方法
本章小結
習題

第3章 門電路
內容提要
3.1 概述
3.2 CMOS邏輯電路
3.2.1 MOS晶體管的基本開關電路
3.2.2 CMOS反相器
3.2.3 CMOS與非門和或非門
3.2.4 擴展輸入門
3.2.5 驅動門
3.2.6 CMOS 與�不顙蔔敲�
3.3 CMOS邏輯門的電氣特性
3.3.1 CMOS邏輯門的靜態特性
3.3.2 HC和HCT係列
3.4 其他CMOS邏輯門
3.4.1 CMOS異或羅輯門
3.4.2 CMOS傳輸門
3.4.3 三態輸齣門
3.4.4 漏極開路輸齣門（OD門）
3.5 TTL門電路
3.5.1 雙極型晶體管的開關特性
3.5.2 TTL反相門
3.5.3 TTL係列其他類型的邏輯門
3.6 TTL邏輯係列的電氣特性
本章小結
習題

第4章 VHDL語言基礎
內容提要
4.1 概述
4.1.1 EDA技術和HDL的發展
4.1.2 VHDL和Verilog HDL
4.2 VHDL程序結構
4.3 實體和結構體
4.4 用QuartusⅡ開發數字係統
4.4.1 QuartusⅡ集成環境開發軟件
4.4.2 QuartusⅡ集成開發軟件的特點
4.4.3 QuartusⅡ的基本開發流程
4.5 VHDL語法 Port、Mode、Type
4.6 VHDL信號的錶示
4.7 VHDL程序結構語句
4.7.1 程序結構語句
4.7.2 並行語句結構
4.7.3 順序語句
4.7.4 賦值語句
本章小結
習題

第5章 組閤邏輯電路
內容提要
5.1 概述
5.2 組閤邏輯電路的分析方法
5.3 組閤邏輯電路的設計方法
5.4 加法器
5.4.1 半加器與全加器
5.4.2 二進製加法器
5.4.3 用VHDL實現加法器
5.5 譯碼器
5.5.1 二進製譯碼器
5.5.2 譯碼器應用
5.5.3 用VHDL語言設計譯碼器
5.6 BCD譯碼器和七段顯示譯碼器
5.6.1 BCD譯碼器
5.6.2 BCD��7段顯示譯碼器
5.6.3 用VHDL設計7段顯示譯碼器
5.7 多路選擇器
5.7.1 多路選擇器的概念
5.7.2 MSI多路選擇器
5.7.3 VHDL設計多路選擇器
5.8 數值比較器
5.8.1 4位數值比較器
5.8.2 中規模（MSI）4位數值比較器
5.8.3 VHDL設計數值比較器
5.9 編碼器
5.9.1 二進製編碼器
5.9.2 優先編碼器
5.9.3 VHDL優先編碼器
本章小結
習題

第6章 觸發器
內容提要
6.1 概述
6.2 SR鎖存器
6.3 同步觸發器
6.3.1 有使能控製端的SR鎖存器
6.3.2 同步式SR觸發器
6.3.3 同步式D觸發器
6.4 主從式觸發器
6.4.1 主從式觸發器的結構
6.4.2 主從式D觸發器
6.5 主從式JK觸發器
6.6 邊沿觸發的觸發器
6.6.1 邊沿觸發的方法
6.6.2 邊沿觸發的JK觸發器
6.7 觸發器的動態特性和時間參數
6.8 VHDL設計鎖存器和觸發器的庫與程序包
6.8.1 庫的概念及語法
6.8.2 庫的分類
6.8.3 程序包
6.9 VHDL語言設計鎖存器和觸發器
6.9.1 SR鎖存器方法
6.9.2 D鎖存器設計方法
6.9.3 邊沿觸發的D觸發器設計
6.9.4 異步置位/復位描述方法
6.9.5 同步置位/復位描述方法
6.9.6 JK觸發器和Ｔ觸發器的設計
本章小結
習題

第7章 時序邏輯電路的分析與設計
內容提要
7.1 概述
7.2 時序邏輯電路的分析方法
7.2.1 同步時序邏輯電路的分析
7.2.2 異步時序邏輯電路的分析
7.3 寄存器和移位寄存器
7.3.1 寄存器
7.3.2 移位寄存器
7.4 IC移位寄存器
7.4.1 74LS95B集成電路移位寄存器
7.4.2 雙嚮移位寄存器
7.4.3 通用移位寄存器（74LS194）
7.5 寄存器與移位寄存器的VHDL設計
7.5.1 4D寄存器的VHDL設計
7.5.2 移位寄存器的VHDL設計
7.5.3 通用移位寄存器（74LS194）的VHDL設計
7.5.4 循環移位寄存器的VHDL設計
7.6 計數器
7.6.1 異步計數器
7.6.2 同步計數器
7.6.3 任意進製計數器
7.7 可逆計數器
7.7.1 減法計數器
7.7.2 同步可逆計數器
7.8 移位寄存器型計數器
7.8.1 環形計數器
7.8.2 扭環形計數器
7.8.3 移位寄存器型計數器的應用
7.9 VHDL計數器設計
7.9.1 VHDL設計二進製同步計數器
7.9.2 VHDL可逆計數器設計
7.9.3 VHDL設計具有置數、進位輸齣功能的同步計數器
7.10 狀態機的設計
7.10.1 概述
7.10.2 狀態機
7.10.3 狀態機的設計方法與步驟
7.10.4 摩爾型狀態機的設計
7.10.5 狀態機的自啓動設計
7.10.6 米利型狀態機的設計
7.11 VHDL實現狀態機的設計
7.11.1 摩爾型VHDL有限狀態機的設計
7.11.2 米利型VHDL有限狀態機設計
7.11.3 狀態機的自啓動VHDL設計
本章小結
習題

第8章 半導體存儲器
內容提要
8.1 概述
8.2 隨機存儲器（RAM）
8.2.1 靜態RAM
8.2.2 動態RAM（DRAM）
8.3 隻讀存儲器（ROM）
8.3.1 掩膜隻讀存儲器
8.3.2 可編程隻讀存儲器（PROM和EPROM）
8.4 快閃存儲器
8.5 存儲器擴展及應用
8.5.1 位擴展方式
8.5.2 字擴展方式
8.6 存儲器應用設計
8.6.1 ROM存儲器應用的VHDL設計
8.6.2 RAM存儲器應用的VHDL設計
本章小結
習題

第9章 可編程邏輯器件
內容提要
9.1 概述
9.2 基本可編程邏輯器件
9.3 通用陣列邏輯GAL
9.3.1 GAL的結構與原理
9.3.2 GAL16V8的結構及應用
9.4 HDPLD
9.4.1 陣列擴展型CPLD
9.4.2 現場可編程門陣列（FPGA）
9.5 用PLD實現數字係統
本章小結
習題

第10章 波形發生和整形電路
內容提要
10.1 概述
10.2 施密特觸發器
10.3 555多諧振蕩器
10.4 單穩態多諧振蕩器
本章小結
習題

第11章 模數�彩�模轉換器
內容提要
11.1 概述
11.2 D/A 轉換器
11.2.1 權電阻網絡D/A 轉換器
11.2.2 倒T形電阻網絡D/A 轉換器
11.2.3 雙極性輸齣的D/A 轉換器
11.2.4 D/A 轉換器的轉換精度和轉換速度
11.3 A/D轉換器
11.3.1 逐次逼近型A/D轉換器
11.3.2 積分型A/D轉換器
11.3.3 A/D轉換器的幾個主要參數
本章小結
習題

附錄 AQuartusⅡ的使用方法

參考文獻

前言/序言

數字電子技術基礎/高等學校電子信息類專業係列教材·教育部高等學校電子信息類專業教學指導委員會規劃教材 [Fundamentals of Digital Electronics] 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價