內容簡介

本書以HyperLynx 9.0軟件為基礎，以具體的電路為範例，係統講述瞭信號完整性和電源完整性仿真分析的全過程。本書不僅介紹瞭信號和電源完整性設計的基礎知識，也詳細介紹瞭HyperLynx 9.0軟件的功能和使用流程。為瞭使讀者對高速電路設計有更清晰的認識，本書還以理論與實踐相結閤的方式，對HDMI、PCI-E、DDR等設計電路布綫前、後的仿真進行瞭詳細介紹。

作者簡介

周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國傢自然科學基金項目"高速數字係統的信號與電源完整性聯閤設計與優化”等多項***、省部級科研項目負責人，主要從事模式識彆與智能係統、控製工程的研究與教學工作，具有豐富的教學與科研經驗。

目錄

第1章 信號完整性概述
1．1 信號完整性的要求以及問題的産生
1．2 信號完整性問題的分類
1．3 模型介紹
習題
第2章 IBIS模型介紹
2．1 IBIS工作原理
2．2 IBIS基礎知識
2．3 IBIS器件描述
2．4 IBIS模型的建立
2．5 IBIS模型的驗證方法
2．6 IBIS模型與信號完整性分析
習題
第3章 傳輸綫理論與信號完整性分析
3．1 傳輸綫模型
3．2 傳輸綫的特性阻抗
3．3 反射的理論分析和仿真
3．4 端接電阻匹配方式
3．5 多負載的端接
習題
第4章 信號完整性原理圖
4．1 建立新的自由格式（Free-Form）原理圖
4．2 原理圖設計進階
習題
第5章 布綫前仿真
5．1 對網絡的LineSim仿真
5．2 對網絡的EMC分析
習題
第6章 LineSim的串擾及差分信號仿真
6．1 串擾及差分信號的技術背景
6．2 LineSim的串擾分析
6．3 LineSim的差分信號仿真
習題
第7章 HyperLynx模型編輯器
7．1 集成電路的模型
7．2 IBIS模型編輯器
7．3 使用IBIS模型
習題
第8章 布綫後仿真
8．1 布綫後仿真（BoardSim）用戶界麵
8．2 快速分析整闆的信號完整性和EMC問題
8．3 在BoardSim中運行交互式仿真
8．4 使用曼哈頓布綫進行BoardSim仿真
習題
第9章 BoardSim的串擾及Gbit信號仿真
9．1 快速分析整闆的串擾強度
9．2 交互式串擾仿真
9．3 Gbit信號仿真
習題
第10章 高級分析技術
10．1 4個“T”的研究
10．2 BoardSim中的差分對
10．3 建立SPICE電路連接
10．4 標準眼圖與快速眼圖仿真
習題
第11章 多闆仿真
11．1 多闆仿真概述
11．2 建立多闆仿真項目
11．3 運行多闆仿真
11．4 多闆仿真練習
習題
第12章 HDMI實例仿真
12．1 HyperLynx中的TMDS布綫
12．2 基本TMDS傳輸信號分析
12．3 TMDS差分對對內偏移仿真
12．4 TMDS差分對對間偏移
12．5 串擾的影響
習題
第13章 PCI-E的設計與仿真
13．1 PCI-E設計工具介紹
13．2 分析傳輸綫路上的損耗
13．3 分析發射機的性能
13．4 串擾分析
習題
第14章 SATA接口的仿真分析
14．1 SATA接口簡介
14．2 SATA的電路仿真
習題
第15章 SAS的實例仿真
15．1 分析輸電綫路的損耗
15．2 係統仿真及眼圖分析
15．3 串擾分析
習題
第16章 DDR的數據仿真和地址仿真
16．1 DDR仿真概述
16．2 DDR數據仿真前的數據驗證
16．3 DDR數據仿真的具體步驟
16．4 DDR地址仿真前的數據驗證
16．5 DDR地址仿真的具體步驟
習題
第17章 USB實驗仿真與結果分析
17．1 實驗仿真過程
17．2 結果分析與總結
習題
第18章 直流壓降分析
18．1 前仿真的直流壓降分析
18．2 後仿真的直流壓降分析
18．3 批量直流壓降分析
習題
第19章 去耦分析
19．1 去耦分析(Pre-Layout)
19．2 後仿真的去耦分析
19．3 去耦電容在後仿真分析中的作用
19．4 使用QPL 文件為去耦電容分配模型
習題
第20章 闆層噪聲分析和SI/PI聯閤仿真
20．1 前仿真層噪聲分析
20．2 後仿真層噪聲分析
20．3 設置和運行SI/PI 聯閤仿真
20．4 執行信號過孔旁路分析
習題
第21章 DDR2 內存接口的布局前信號完整性分析
21．1 創建一個DDR2內存接口多闆工程
21．2 在LineSim中規劃和設計疊層與多層闆
21．3 在LineSim中創建內存數據網絡
21．4 數據寫操作的終端方案
21．5 數據讀操作的終端對策
21．6 傳輸綫長度、過孔和驅動強度對信號完整性的影響
21．7 設置分析選通脈衝差分網絡
習題
第22章 DDR2存儲器接口前仿真串擾分析
22．1 單端網絡中的串擾
22．2 差分對上的串擾
習題
第23章 DDR2存儲器接口的布局前仿真時序分析
23．1 設置數據激勵和選通脈衝網絡
23．2 仿真並且獲得寫操作的建立時間裕量
23．3 獲得寫操作的保持時間裕量
23．4 探究影響源同步時序的因素
習題
第24章 DDR2存儲器接口的後仿真驗證
24．1 收集設計信息並為DDRx嚮導準備設計電路
24．2 設置DDRx嚮導
24．3 分析DDR2 仿真結果
習題
第25章 串行通道的前仿真分析
25．1 探索多層闆中的PCI-E串行通道
25．2 設置疊層以減小損耗
25．3 分析通道的不同配置對損耗的影響
25．4 檢查驅動端規範
25．5 檢查接收器規範
25．6 通過仿真得齣整個通道的驅動約束限製
習題
第26章 串行通道的後仿真驗證
26．1 從一個多層闆工程中驗證串行通道
26．2 在多層闆中設置連接器模型
26．3 通過導齣到LineSim驗證一個串行通道
26．4 快速眼圖仿真
習題

前言/序言

前言

隨著電子技術和通信技術的快速發展，信號速率不斷提高。同時，由於高速電路應用的迅速增多，高速芯片和器件也越來越被廣泛使用。高速數字電路的設計技術復雜，尤其是大規模和超大規模集成電路越來越多地應用到電路係統中，芯片越來越小，引腳數越來越多，對此帶來的信號完整性問題也越來越引人關注。由此可見，在當今的設計領域，電子設計的體積減小會導緻電路布局布綫的密度增大，從而使得高速信號的完整性問題成為設計好壞的關鍵因素。

本書基於HyperLynx 9.0軟件，通過實例講解軟件的操作，並通過實例進行仿真和分析。

本書共分為26章，其中，第1章主要介紹信號完整性的相關問題及産生原因；第2章主要介紹IBIS模型的構成及工作原理，並對IBIS模型的描述方法做瞭簡要介紹；第3章主要講解傳輸綫與信號完整性的相關理論知識；第4章至第11章介紹HyperLynx 9.0的信號完整性設計分析的基本操作，包括電路原理圖的設計、布綫前仿真和布綫後仿真設計；第12章至第17章主要介紹HDMI、PCI-E、SATA、SAS、DDR、USB實例的仿真步驟及分析；第18 章至第20章主要介紹HyperLynx 9.0進行電源完整性仿真分析的基本操作及實例分析；第21章至第26章以DDR2內存接口和PCI-E串行通道為例，對其進行布局前仿真和後仿真驗證。本書層次結構清晰，內容全麵，理論與實例相結閤，有助於讀者理解。

本書第4章至第26章由周潤景編寫；賈雯編寫瞭第1章至第3章，並對書中的例子做瞭全麵的驗證。全書由周潤景負責統稿。參加本書編寫的還有薑攀、托亞、王洪艷、何茹、蔣詩俊、張晨、張龍龍、劉曉霞、薑曉黎、張紅敏、張麗敏、宋誌清、周敬。

本書的齣版得到瞭Mentor Graphics公司的大力支持，在此錶示感謝！

為便於讀者閱讀、學習，本書配有電子資料包，請訪問http://yydz.phei.com.cn，到“資源下載”欄目下載。

由於作者水平有限，加上時間倉促，書中錯誤和不妥之處在所難免，懇請讀者批評指正。

編著者

東西不錯，很快就收到，非常滿意。

書的質量很不錯，是正版書。

書的質量很不錯，是正版書。

比較好用的書！！！！還必須超過字數！

東西不錯，很快就收到，非常滿意。

包裝太簡陋瞭

好早就想買這本書咯，一直想學習一下仿真

工具書不錯

好好好