基本信息

書名：現代數字電子技術及Verilog設計(21世紀高等學校規劃教材 電子信息)

定價：39.50元

作者：張春晶,張海寜

齣版社：清華大學齣版社

齣版日期：2014-06-01

ISBN：9787302333685

字數：

頁碼：

版次：1

裝幀：平裝

開本：大32開

商品重量：0.4kg

編輯推薦

內容提要

張春晶、張海寜、李冰編著的《現代數字電子技術及Verilog設計》利用現代EDA技術設計數字係統，從教學和實際應用的角度齣發，介紹數字電路基礎知識、數字電路的分析方法、設計方法，著重說明采用 Verilog HDL實現方式。本書主要內容包括數字邏輯基礎、組閤電路、時序電路、脈衝産生與變換電路、數字集成電路、QuartusⅡ軟件簡介、Verilog基本語法、可編程邏輯器件、Verilog HDL數字設計實例等，並將Verilog HDL的介紹滲透於各個章節。
　　本書內容精練、結構嚴謹、實用性強，既可以作為高等院校通信與電子類專業本科生的教材，也可作為從事電子係統設計和開發的工程技術人員的應用參考書。

目錄

章 數字邏輯基礎
1.1 數字電路和數字係統
1.1.1 數字信號
1.1.2 數字電路
1.1.3 數字係統
1.2 數製和碼製
1.2.1 數製
1.2.2 數製轉換
1.2.3 碼製
1.2.4 二進製數運算
1.3 邏輯代數
1.3.1 邏輯運算
1.3.2 邏輯函數
1.3.3 邏輯代數的標準形式
1.4 邏輯函數的化簡
1.4.1 公式法化簡
1.4.2 卡諾圖化簡
1.4.3 具有無關項的邏輯函數及其化簡
1.5 本章小結
1.6 思考與練習
第2章 QuartusⅡ軟件和Verilog語言
2.1 Quartus Ⅱ軟件簡介
2.1.1 Quartus Ⅱ原理圖編輯
2.1.2 Verilog HDL語言編輯
2.1.3 波形仿真
2.1.4 引腳分配
2.1.5 下載測試
2.2 硬件描述語言Verilog
2.2.1 Verilog基本結構
2.2.2 Verilog語法知識
2.2.3 運算符
2.2.4 語句
2.3 本章小結
2.4 思考與練習
第3章 組閤邏輯電路
3.1 組閤邏輯電路概述
3.1.1 組閤邏輯電路的分析
3.1.2 組閤邏輯電路的設計
3.1.3 Verilog HDL描述
3.2 編碼器
3.2.1 編碼器的定義與工作原理
3.2.2 編碼器的應用
3.2.3 Verilog HDL描述
3.3 譯碼器
3.3.1 譯碼器的工作原理
3.3.2 二進製譯碼器的應用
3.3.3 Verilog HDL描述
3.4 數據選擇器
3.4.1 數據選擇器的工作原理
3.4.2 數據選擇器的應用
3.4.3 Verilog HDL描述
3.5 數據分配器
3.5.1 數據分配器的工作原理
3.5.2 Verilog HDL描述
3.6 數值比較器
3.6.1 數值比較器的工作原理
3.6.2 Verilog HDL描述
3.7 組閤邏輯電路的競爭和冒險
3.7.1 産生競爭冒險的原因
3.7.2 冒險的分類
3.7.3 判彆冒險
3.7.4 消去競爭冒險的方法
3.8 本章小結
3.9 思考與練習
第4章 時序邏輯電路基本原理
4.1 概述
4.1.1 時序邏輯電路的結構特點
4.1.2 時序邏輯電路的分類
4.2 觸發器
4.2.1 RS觸發器
4.2.2 JK觸發器
4.2.3 D觸發器
4.2.4 T觸發器
4.2.5 觸發器之間的轉換
4.2.6 鎖存器
4.3 時序邏輯電路的分析
4.3.1 同步時序邏輯電路分析
4.3.2 異步時序邏輯電路分析
4.4 本章小結
4.5 思考與練習
第5章 時序邏輯電路設計
5.1 概述
5.2 同步時序邏輯電路的設計
5.2.1 設計方法與步驟
5.2.2 設計舉例
5.3 異步時序邏輯電路的設計
5.3.1 設計方法與步驟
5.3.2 設計舉例
5.4 Verilog HDL描述時序邏輯電路
5.4.1 有限狀態機
5.4.2 有限狀態機的Verilog HDL描述
5.4.3 Verilog HDL時序電路設計
5.5 本章小結
5.6 思考與練習
第6章 常用邏輯電路
6.1 算術運算電路
6.1.1 加法器
6.1.2 減法器
6.1.3 乘法器
6.2 寄存器
6.2.1 基本寄存器
6.2.2 移位寄存器
6.2.3 用Verilog HDL描述寄存器
6.3 計數器
6.3.1 同步計數器
6.3.2 異步計數器
6.3.3 任意進製計數器的實現
6.3.4 用Verilog HDL描述計數器
6.4 本章小結
6.5 思考與練習
第7章 脈衝信號的産生與整形
7.1 單穩態觸發器
7.1.1 門電路構成的單穩態觸發器
7.1.2 集成單穩態觸發器
7.1.3 單穩態觸發器的應用
7.2 多諧振蕩器
7.2.1 門電路組成的多諧振蕩器
7.2.2 石英晶體多諧振蕩器
7.2.3 多諧振蕩器的應用
7.3 施密特觸發器
7.3.1 門電路構成的施密特觸發器
7.3.2 集成施密特觸發器
7.3.3 施密特觸發器的應用
7.4 555定時器
7.4.1 555定時器的電路結構與功能
7.4.2 用555定時器構成單穩態觸發電路
7.4.3 用555定時器構成多諧振蕩器
7.4.4 用555定時器構成施密特觸發器
7.5 本章小結
7.6 思考與練習
第8章 可編程邏輯器件
8.1 PLD器件概述
8.1.1 PLD的發展曆程
8.1.2 PLD的基本結構
8.2 存儲器
8.2.1 存儲器
8.2.2 隻讀存儲器
8.3 低密度可編程邏輯器件
8.4 高密度可編程邏輯器件
8.4.1 復雜可編程邏輯器件CPLD
8.4.2 現場可編程門陣列FPGA
8.4.3 CPLD和FPGA特點比較
8.5 本章小結
8.6 思考與練習
第9章 數字係統設計
9.1 概述
9.2 數字係統設計的方法和流程
9.2.1 數字係統設計方法
9.2.2 數字係統設計流程
9.3 數字係統設計實例
9.3.1 數字鍾
9.3.2 數字頻率計
9.4 本章小結
9.5 思考與練習
附錄A 集成邏輯門電路的內部結構簡介
A.1 半導體器件的開關特性
A.1.1 二極管的開關特性
A.1.2 三極管的開關特性
A.1.3 MOS管的開關特性
A.2 分立元件門電路
A.2.1 二極管與門
A.2.2 二極管或門
A.2.3 三極管非門
A.2.4 二極管三極管組成的與非門
A.2.5 二極管三極管或非門
A.3 TTL集成門電路
A.3.1 TTL與非門
A.3.2 其他TTL集成門電路
A.4 CMOS集成門電路
A.4.1 CMOS反嚮器
A.4.2 CMOS與非門
A.4.3 CMOS或非門
A.5 集成門電路的性能參數和使用
A.5.1 數字集成電路的性能參數
A.5.2 數字集成門電路的使用
附錄B 常用數字集成電路的符號圖、命名方法及索引
B.1 常用數字集成電路的符號圖
B.2 數字集成電路的型號命名方法
B.3 常用標準集成電路器件索引
參考文獻

作者介紹

文摘

序言