正版 CMOS集成電路設計手冊(第3版 模擬電路篇) (美) R. Jacob Bake pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

美 R. Jacob Baker著 著

圖書標籤:

• CMOS集成電路設計
• 模擬電路
• R
• Jacob Baker
• 集成電路
• 模擬電路設計
• 電子工程
• 高等教育
• 專業書籍
• 電路分析
• 模擬電路設計手冊

店鋪： 博古通今圖書專營店

齣版社： 人民郵電齣版社

ISBN：9787115337719

商品編碼：29664846940

包裝：平裝

齣版時間：2014-04-01

基本信息

書名：CMOS集成電路設計手冊(第3版 模擬電路篇)

定價：89.00元

作者：(美) R. Jacob Baker著

齣版社：人民郵電齣版社

齣版日期：2014-04-01

ISBN：9787115337719

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

---

《CMOS集成電路設計手冊(第3版模擬電路篇)》是IEEE微電子係統經典圖書、電子與計算機工程領域獲奬作。《CMOS集成電路設計手冊(第3版模擬電路篇)》是CMOS集成電路設計領域的書籍，特色鮮明：
深入討論瞭模擬和數字晶體管級的設計技術；
結閤使用瞭CMOSedu.（提供瞭許多計算機輔助設計工具的應用案例）的在綫資源
詳細討論瞭鎖相環和延遲鎖相環、混閤信號電路、數據轉換器以及電路噪聲
給齣實際工藝參數、設計規則和版圖實例
給齣上百個設計實例、相關討論以及章後習題
揭示瞭晶體管級設計中所需要考慮的各方麵要求

內容提要

---

《CMOS集成電路設計手冊》討論瞭CMOS電路設計的工藝、設計流程、EDA工具手段以及數字、模擬集成電路設計，並給齣瞭一些相關設計實例，內容介紹由淺入深。該著作涵蓋瞭從模型到器件，從電路到係統的全麵內容，是一本的、綜閤的CMOS電路設計的工具書及參考書。
《CMOS集成電路設計手冊》是英文原版書作者近30年教學、科研經驗的結晶，是CMOS集成電路設計領域的一本力作。《CMOS集成電路設計手冊》已經過兩次修訂，目前為第3版，內容較第2版有瞭改進，補充瞭CMOS電路設計領域的一些新知識，使得本書較前一版內容更加詳實。
為瞭方便讀者有選擇性地學習，將《CMOS集成電路設計手冊》分成3冊齣版，分彆為基礎篇、數字電路篇和模擬電路篇，本書為模擬電路篇，介紹瞭電流源、電壓源、放大器、數據轉換器等電路的設計與實現。
《CMOS集成電路設計手冊(第3版模擬電路篇)》可以作為CMOS模擬電路知識的重要參考書，對工程師、科研人員以及高校師生都有著較為重要的參考意義。

目錄

---

章 電流鏡
1.1 基本電流鏡
1.1.1 長溝道設計
1.1.2 電流鏡中的電流匹配
1.1.3 電流鏡的偏置
1.1.4 短溝道設計
1.1.5 溫度特性
1.1.6 亞閾值區的偏置
1.2 共源共柵電流鏡
1.2.1 簡單共源共柵
1.2.2 低壓(寬擺幅)共源共柵
1.2.3 寬擺幅短溝道設計
1.2.4 調節漏極電流鏡
1.3 偏置電路
1.3.1 長溝道偏置電路
1.3.2 短溝道偏置電路
1.3.3 小結

第2章 放大器
2.1 柵-漏短接有源負載
2.1.1 共源放大器
2.1.2 源跟隨器(共漏放大器)
2.1.3 共柵放大器
2.2 電流源負載放大器
2.2.1 共源放大器
2.2.2 共源共柵放大器
2.2.3 共柵放大器
2.2.4 源跟隨器(共漏放大器)
2.3 推挽放大器
2.3.1 直流工作與偏置
2.3.2 小信號分析
2.3.3 失真

第3章 差分放大器
3.1 源端耦閤對
3.1.1 直流工作
3.1.2 交流工作
3.1.3 共模抑製比
3.1.4 匹配考慮
3.1.5 噪聲
3.1.6 壓擺率限製
3.2 源端交叉耦閤對
電流源負載
3.3 共源共柵負載(套簡式差分放大器)
3.4 寬擺幅差分放大器
3.4.1 電流差分放大器
3.4.2 恒定跨導差分放大器

第4章 電壓基準源
4.1 MOSFET-電阻型電壓基準源
4.1.1 電阻-MOSFET型分壓器
4.1.2 MOSFET型分壓器
4.1.3 自偏置電壓基準源
4.2 寄生二極管型基準源
4.2.1 長溝道BGR設計
4.2.2 短溝道BGR設計

第5章 運算放大器I
5.1 二級運放
5.2 帶輸齣緩衝器的運算放大器
5.3 運算跨導放大器
5.4 增益提升
5.5 幾個實例及討論

第6章 動態模擬電路
6.1 MOSFET開關
6.2 全差分電路
全差分采樣-保持
6.3 開關電容電路
開關電容積分器
開關電容積分器的頻率響應
6.4 電路實例

第7章 運算放大器 II
7.1 基於功耗和速度的偏置選擇
7.1.1 器件特性
7.1.2 偏置電路
7.2 基本概念
7.3 基本運算放大器設計
7.4 采用開關電容CMFB的運算放大器設計

第8章 非綫性模擬電路
8.1 基本CMOS比較器的設計
8.1.1 對比較器進行錶徵
8.1.2 鍾控比較器
8.1.3 再討論輸入緩衝器
8.2 自適應偏置
8.3 模擬乘法器
8.3.1 四管乘子(Multiplying Quad)
8.3.2 采用平方電路實現乘法器

第9章 數據轉換器基礎
9.1 模擬信號和離散時間信號
9.2 模擬信號轉換為數字信號
9.3 采樣-保持的性能指標(Sample and Hold，S/H)
9.4 數模轉換器的性能指標
9.5 模數轉換器的性能指標
9.6 混閤電路的版圖問題

0章 數據轉換器結構
10.1 DAC的結構
10.1.1 數字輸入編碼
10.1.2 電阻串型DAC
10.1.3 R-2R梯形網絡型DAC
10.1.4 電流導引型DAC
10.1.5 電荷比例型DAC
10.1.6 循環型DAC
10.1.7 流水綫型DAC
10.2 ADC的結構
10.2.1 全並行型ADC
10.2.2 兩步全並行型ADC
10.2.3 流水綫型ADC
10.2.4 積分型ADC
10.2.5 逐次逼近型ADC
10.2.6 過采樣型ADC

1章 數據轉換器實現
11.1 DAC的R-2R技術
11.1.1 電流模R-2R DAC
11.1.2 電壓模R-2R DAC
11.1.3 寬擺幅電流模R-2R DAC
11.1.4 不采用運算放大器時的拓撲
11.2 數據轉換器中使用運算放大器
11.2.1 運算放大器增益
11.2.2 運算放大器單位增益頻率
11.2.3 運算放大器失調
11.3 ADC實現
11.3.1 S/H的實現
11.3.2 循環ADC
11.3.3 流水綫ADC

2章 反饋放大器
12.1 反饋方程
12.2 放大器設計中負反饋的特性
12.2.1 增益的倒靈敏度
12.2.2 擴展帶寬
12.2.3 減小非綫性失真
12.2.4 輸入和輸齣阻抗控製
12.3 識彆反饋拓撲結構
12.3.1 輸入混閤
12.3.2 輸齣采樣
12.3.3 反饋網絡
12.3.4 計算開環參數
12.3.5 計算閉環參數
12.4 電壓放大器(串聯-並聯反饋)
12.5 跨阻放大器(並聯-並聯反饋)
用柵-漏電阻構成簡單反饋
12.6 跨導放大器(串聯-串聯反饋)
12.7 電流放大器(並聯-串聯反饋)
12.8 穩定性
返迴比
12.9 設計實例
12.9.1 電壓放大器
12.9.2 一個跨阻放大器

附錄
量綱
物理常量
平方律公式

作者介紹

---

R.Jacob(Jake)Baker是一位工程師、教育傢以及發明傢。他有超過20年的工程經驗並在集成電路設計領域擁有超過200項的。Jake也是多本電路設計圖書的作者。

文摘

---

序言

---

《微電子器件製造原理與工藝》 內容概要 本書聚焦於微電子器件，特彆是大規模集成電路（VLSI）中核心器件的製造原理與關鍵工藝流程。全書以深入淺齣的方式，係統性地闡述瞭半導體材料、晶體生長、矽片製備、薄膜沉積、光刻、刻蝕、離子注入、擴散、金屬化以及器件封裝等一係列微電子製造的核心技術。本書旨在為讀者建立一個完整、紮實的微電子製造知識體係，使其能夠理解從矽原子到最終芯片的每一個關鍵環節，並掌握現代集成電路製造麵臨的挑戰與前沿技術。 第一章 緒論 本章首先迴顧瞭集成電路産業的發展曆程及其對現代社會産生的深遠影響，強調瞭微電子製造技術在其中扮演的基石作用。接著，介紹瞭微電子製造的基本概念、工藝流程圖以及主要的技術挑戰，如摩爾定律的持續挑戰、工藝窗口的不斷縮小、良率的提升壓力等。最後，展望瞭未來微電子製造的發展趨勢，包括先進材料的應用、三維集成、新型器件結構以及對環境友好型工藝的需求。 第二章 半導體材料與晶體生長 本章深入探討瞭集成電路製造中最關鍵的材料——矽。詳細介紹瞭矽的晶體結構、電子能帶理論及其半導體特性。重點闡述瞭矽單晶的生長技術，包括柴可拉斯基法（CZ法）和區熔法，以及不同生長參數（如提拉速率、鏇轉速率、坩堝鏇轉、溫度梯度等）對晶體質量、摻雜均勻性和缺陷控製的影響。此外，還簡要介紹瞭其他半導體材料，如砷化鎵（GaAs）、氮化鎵（GaN）等及其在特定領域的應用。 第三章 矽片製備 本章詳細介紹瞭從矽單晶棒到高質量拋光矽片的整個製備過程。涵蓋瞭晶棒的切割（圓鋸、綫鋸）、晶片研磨、化學機械拋光（CMP）等關鍵步驟。重點闡述瞭CMP工藝的原理，包括化學腐蝕和機械研磨的協同作用，以及其對獲得錶麵平整度、減少錶麵缺陷、實現高精度圖形轉移的重要性。同時，也討論瞭矽片錶麵的清洗技術，如RCA清洗法，以及不同清洗液對金屬離子、有機物等錶麵汙染物的去除機理。 第四章 薄膜沉積技術 薄膜沉積是構建集成電路器件結構的重要工藝。本章詳細介紹瞭各種主流的薄膜沉積技術，包括： 物理氣相沉積（PVD）： 如濺射（Sputtering）和蒸發（Evaporation）。深入分析瞭濺射的機理，包括靶材選擇、等離子體特性、基闆偏壓等對薄膜均勻性、緻密性和附著力的影響。 化學氣相沉積（CVD）： 包括熱CVD、等離子體增強CVD（PECVD）、低壓CVD（LPCVD）和金屬有機化學氣相沉積（MOCVD）等。詳細闡述瞭各種CVD方法的反應機理、前驅體選擇、工藝參數（溫度、壓力、氣體流量）對薄膜成分、結構、生長速率和錶麵形貌的影響。特彆強調瞭PECVD在低溫大麵積沉積中的優勢，以及MOCVD在III-V族化閤物半導體生長中的重要性。 原子層沉積（ALD）： 作為一種超薄、超均勻沉積技術，本章詳細介紹瞭ALD的工作原理，包括脈衝式前驅體注入、錶麵自限製反應以及其在精確控製薄膜厚度和實現高深寬比結構中的獨特優勢。 第五章 光刻技術 光刻是集成電路製造中最關鍵、最復雜的工藝之一，決定瞭器件的最小特徵尺寸。本章對光刻技術進行瞭詳盡的介紹： 光刻原理： 詳細解釋瞭光刻的成像原理，包括衍射、乾涉和夫琅和費衍射等基本光學概念。 曝光係統： 介紹瞭不同類型的曝光設備，如接觸式光刻、接近式光刻、投影式光刻（步進式掃描光刻機/步進機）。重點闡述瞭掃描光刻機的成像原理、數值孔徑（NA）、相乾因子（σ）、分辨率（R）和景深（DOF）等關鍵參數及其對光刻性能的影響。 光刻膠： 詳細介紹瞭正性光刻膠和負性光刻膠的化學組成、曝光顯影機理，以及它們在不同工藝節點下的應用。重點討論瞭化學放大膠（CAR）的工作原理，以及其在提升光刻膠敏感度和分辨率方麵的作用。 先進光刻技術： 深入探討瞭深紫外（DUV）光刻、極紫外（EUV）光刻等先進光刻技術。詳細闡述瞭EUV光刻麵臨的挑戰，如光源效率、反射鏡技術、掩模版製造等，以及其作為下一代光刻技術的重要性。 光刻工藝優化： 討論瞭掩模版設計、掩模版校正（OPC）、光學鄰近效應（OPE）以及多重曝光（ME）等提高光刻精度和良率的技術。 第六章 刻蝕技術 刻蝕是用於去除不需要的材料、形成器件結構的工藝。本章重點介紹瞭兩種主要的刻蝕技術： 乾法刻蝕： 包括等離子體刻蝕（Plasma Etching）和反應離子刻蝕（RIE）。詳細闡述瞭等離子體的産生與特性，以及反應離子刻蝕中物理轟擊和化學反應的協同作用。重點討論瞭各項異性刻蝕（Anisotropic Etching）的實現機理，以及如何通過控製等離子體參數（氣體種類、流量、功率、壓力）、工藝參數（溫度、基闆偏壓）以及刻蝕掩模版來獲得高精度、高側壁垂直度的刻蝕圖形。 濕法刻蝕： 介紹瞭濕法刻蝕的原理，包括化學反應和溶劑選擇。重點分析瞭其各嚮同性（Isotropic）的特點，以及在特定應用場景（如去除氧化層、金屬層）中的優勢和局限性。 第七章 摻雜與擴散 摻雜是改變半導體材料導電類型和導電濃度的關鍵工藝。本章詳細介紹瞭兩種主要的摻雜技術： 離子注入（Ion Implantation）： 詳細闡述瞭離子注入的原理，包括離子源、加速器、質量分離器、掃描係統等。重點討論瞭注入能量、劑量、掃描速率等參數對注入深度、分布和損傷的影響。介紹瞭後注入退火（Post-implantation Annealing）的重要性，包括快速熱退火（RTA）等技術，用於激活摻雜劑、修復晶格損傷和降低電阻率。 擴散（Diffusion）： 介紹瞭固相擴散、氣相擴散等方法。詳細分析瞭摻雜劑在高溫下的擴散機理，以及錶麵源擴散和限製源擴散的特點。討論瞭固態溶解度、擴散係數以及溫度、時間等參數對摻雜濃度和分布的影響。 第八章 金屬化與互連 金屬化是連接器件、形成電路的關鍵步驟。本章詳細介紹瞭集成電路中的金屬化工藝： 金屬材料： 介紹瞭銅（Cu）、鋁（Al）、鎢（W）等常用金屬材料的特性，如電阻率、附著力、遷移性等。 金屬沉積： 涵蓋瞭PVD（濺射、蒸發）和電化學沉積（ECD）等技術在金屬薄膜沉積中的應用。 互連結構： 詳細介紹瞭多層金屬互連的結構，包括通孔（Via）和金屬導綫（Line）。重點討論瞭阻擋層（Barrier Layer）和擴散阻擋層（Adhesion Layer）的作用，以防止金屬原子擴散到矽中。 化學機械拋光（CMP）： 再次強調瞭CMP在形成平坦化金屬層和精確控製金屬填充方麵的關鍵作用，特彆是在銅互連工藝中的應用。 先進互連技術： 介紹瞭銅應變互連、低介電常數（low-k）材料的應用以降低RC延遲，以及納米綫互連等前沿技術。 第九章器件封裝 器件封裝是將製造好的芯片與外部電路連接並提供保護的最後一道工序。本章介紹瞭主要的封裝技術： 封裝的基本功能： 提供電氣連接、機械支撐、環境防護和散熱。 封裝類型： 介紹瞭引綫框架封裝（如DIP、SOP）、陶瓷封裝（如LCC）、塑料封裝（如QFP、BGA）等。 鍵閤技術： 詳細介紹瞭引綫鍵閤（Wire Bonding）和倒裝芯片（Flip-Chip）技術，以及它們在不同封裝形式中的應用。 封裝工藝： 涵蓋瞭塑封、底部填充、組裝等關鍵工藝。 先進封裝技術： 介紹瞭晶圓級封裝（WLP）、三維封裝（3D Packaging）、扇齣型晶圓級封裝（FO-WLP）等，以滿足高性能、小尺寸和多功能化的需求。 第十章 集成電路製造的質量控製與良率 本章討論瞭集成電路製造過程中質量控製和良率提升的重要性。涵蓋瞭： 關鍵工藝參數監測： 如薄膜厚度、摻雜濃度、刻蝕深度、圖形尺寸等。 缺陷檢測與分析： 介紹瞭光學檢測、電子束檢測等技術，以及對各種製造缺陷（如顆粒、劃痕、漏刻、短路等）的分析方法。 統計過程控製（SPC）： 闡述瞭SPC在監控和改進工藝過程中的作用。 良率提升策略： 探討瞭通過優化工藝、提高設備精度、加強潔淨室管理、改進檢測和修復技術等多種途徑來提升整體良率。 第十一章 微電子製造的挑戰與未來展望 本章對當前微電子製造麵臨的挑戰進行瞭總結，包括物理極限的逼近、製造成本的急劇上升、新材料與新工藝的開發難度等。同時，也對未來的發展方嚮進行瞭展望，如： 新材料的應用： 如二維材料（石墨烯、TMDC）、高遷移率材料等。 新型器件結構： 如納米綫器件、量子點器件、場效應晶體管（FET）的進化等。 三維集成技術（3D Integration）： 如堆疊式DRAM、邏輯-內存集成等。 人工智能（AI）與大數據在製造中的應用： 如工藝優化、故障預測、良率分析等。 可持續製造： 綠色工藝、節能減排等。 通過對以上各章節內容的學習，讀者將能夠全麵、係統地掌握微電子器件製造的原理與工藝，為從事相關領域的研究、開發和生産奠定堅實的基礎。

評分☆☆☆☆☆

這本書的作者名字很有辨識度，這通常意味著內容是經過數十年教學和工程實踐檢驗的精品。我個人認為，一本好的模擬設計書，必須要有清晰的邏輯架構，能讓初學者循序漸進，也能讓專傢找到可以參考的校驗基準。我期待它在章節組織上能做到這一點——比如，從器件基礎到基本單元電路，再到復雜的子係統模塊（如PLL、VCO、數據轉換器），層層遞進。尤其欣賞那種在介紹完理論後，立即跟上一個“設計陷阱”或“設計最佳實踐”的結構。這不僅是知識的傳授，更是經驗的濃縮。我深信，通過研讀這類權威著作，可以有效避免在實際流片中因經驗不足而導緻的重大失誤，從而極大地縮短産品上市周期。一本好的手冊，讀完後應該能讓人對整個模擬IC設計流程産生一種自信和掌控感。

評分☆☆☆☆☆

我周圍幾個資深的模擬設計師都極力推薦這個係列，他們提到其中關於CMOS工藝特性的討論非常透徹。對於我們這些長期與特定工藝節點打交道的工程師來說，理解工藝的演進和它對電路設計帶來的新機遇與新挑戰至關重要。我特彆期待書中能有對不同工藝技術（如SOI、FinFET等）下模擬器件特性的對比分析，這對於進行技術選型和未來工藝預測至關重要。設計手冊的價值就在於它的前瞻性。此外，對於電源管理集成電路（PMIC）設計中常用的開關穩壓器（Switching Regulators）的環路補償和瞬態響應優化部分，我也抱有極高的期望。模擬與數字的接口設計是現在的熱點，書中如果能清晰地闡述如何設計低噪聲的參考源和驅動電路，無疑會大大增加這本書的實用價值。

評分☆☆☆☆☆

這本關於模擬電路設計的書，簡直是電路工程師的案頭必備寶典！我剛入手這第三版，光是翻閱目錄就被它的深度和廣度給震撼到瞭。雖然我手頭沒有原書，但光是看彆人對這類經典教材的評價和推薦，就能感受到它在行業內的分量。我猜想，像這種久經市場考驗、還能不斷更新迭代的版本，一定是對現代模擬IC設計中那些復雜且至關重要的基礎理論進行瞭極其細緻的梳理和深入的剖析。它絕不是那種浮於錶麵的“入門指南”，而是直插核心的“內功心法”。我期待它能詳細講解運算放大器（Op-Amp）的各種高階拓撲結構，比如摺疊式、電流反饋式，以及如何通過精妙的補償技術來保證其穩定性和寬帶寬。更重要的是，對於噪聲、失真（THD）和功耗這“鐵三角”的權衡與優化，我相信原作者一定提供瞭非常實用的設計流程和量化指標。讀完這本書，相信我的設計思路會從“能搭個電路”提升到“能做齣高性能、高可靠性的産品”的層次，這對於任何想在模擬領域深耕的工程師來說，都是無可替代的財富。

評分☆☆☆☆☆

閱讀這類專著，有時候最怕的就是內容老舊，跟不上技術發展的步伐。我查閱瞭其他幾本同類書籍，發現很多還停留在舊的器件模型上討論問題，使得實際應用中效果大打摺扣。因此，對於《正版 CMOS集成電路設計手冊(第3版 模擬電路篇)》的更新程度，我非常關注。我猜想，在這次第三版的更新中，必然加入瞭對新一代低壓、低功耗設計方法的深入探討，比如亞閾值偏置技術、新型電荷泵設計，以及如何在高頻下應對片上電感和電容的Q值問題。這些都是現代移動設備和物聯網應用對模擬電路提齣的嚴苛要求。如果這本書能提供一套係統性的、針對當前主流工藝節點的設計方法論，而不是僅僅羅列公式，那它就絕對物超所值。它應該教會我們如何在新工藝的限製下，最大化電路的性能邊界。

評分☆☆☆☆☆

老實說，對於一本經典的技術手冊，我更看重的是它在實踐指導性上的價值。我常常遇到一些瓶頸，比如在設計高精度ADC或DAC時，對非綫性誤差源的理解總感覺隔瞭一層紗。我希望這本書能夠詳盡地闡述器件級的非理想效應是如何纍積並最終影響係統性能的。比如，對於MOS管的短溝道效應、亞閾值導電、陷阱效應等，我希望作者能提供從物理模型到電路建模的完整過渡，而不是隻停留在公式層麵。真正的設計高手，懂得如何利用這些“不完美”來設計齣最優的結構。我推測，這本書在版圖中可能也有獨到的見解，比如如何通過版圖布局技巧來抑製串擾、熱效應和寄生電容，因為在納米級彆工藝下，版圖的影響力甚至超過瞭電路拓撲本身。如果它能提供大量經過驗證的實例和設計技巧的“秘籍”，那麼它就超越瞭一本教科書的範疇，成為一本實用的“問題解決手冊”。