☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

編輯推薦

　　《數字邏輯》覆蓋瞭ACM和IEEE Computing Curricula新要求以及教育部計算機教指委（《高等學校計算機科學與技術專業本科規範》關於數字邏輯課程的全部重要的核心知識模塊，適時適量地增加瞭反映當代本學科理論與技術發展前沿水平的新內容（PLD及可測試性設計等），既體現瞭國內外新大綱對本課程教學基本要求，也符閤當前我國高等學校對本課程教學內容與課程體係改革的實際。
　　《數字邏輯》是作者總結多年數字邏輯課程教學經驗的結晶，以作者多年講授本課程所形成的教案為基礎，輔以深受學生歡迎的課堂講授經驗和近10年對教育教學的研究成果撰寫而成，強調綜閤能力的培養。作者有著豐富的課程建設經驗。在數字邏輯課程教學中采用瞭網絡課件、試題庫、CAI動態演小課件等先進的教學手段，該課程被評為北京郵電大學精品課程。作者將數字邏輯基礎理論與該領域的新技術緊密結閤，突齣瞭“基礎性、係統性、先進性”，主要特點如下：
　　·內容先進，組織閤理
　　對基本理論的闡述準確、精練。在基礎理論架構下，更新內容，反映新技術，強調知識與技能並重。
　　●深入淺齣，易讀易懂
　　注意突齣教學的重點，分敞教學的難點。問題分析深入淺齣，文字敘述通俗易懂，便f學生的自學。
　　●強化能力，習題恰當
　　引入豐富的應川實例，使學生能夠從具體實例的分析中，學會綜閤運用所學習的知識，加強綜閤訓練，從而強化學生基本設計能力和創新能力的培養。精選例題、糾題，側蘑於提高學生分析和解決實際問題的能力。
　　·教材建設立體化、係列化
　　配閤主教材，進行習題輔導書、實驗指導書、教師用書以及配套的電子教案、網絡課件、動態演永課什、試題庫的建設，以構成一個立體的教材體係。

內容簡介

　　《數字邏輯》主要介紹數字邏輯電路和數字係統的基礎理論和方法。書中係統地闡述瞭數製與編碼、邏輯代數基礎、組閤邏輯電路的分析與設計、時序邏輯電路的分析與設計、可編程邏輯器件、VHDL硬件描述語言以及數字係統的分析與設計。《數字邏輯》可作為計算機、電子、通信及自動化等專業的本科生教材，也可供相關領域的工程技術人員參考。

作者簡介

　　王春露，1969年齣生，畢業於哈爾濱工業大學計算機係，現為北京郵電大學計算機學院副教授、碩士生導師，北京郵電大學服務科學與智能交通技術研究中心主任。長期從事“數字邏輯”課程的教學工作，積纍瞭豐富的教學資源，形成比較成熟的課程體係。長期從事相關領域科研工作，目前主要研究方嚮為計算機網絡、信息安全、智能交通。
　　在工程和科學實踐中，主持完成瞭多項國傢、省部級項目。目前，作為負責人主持的國傢項目主要有國傢科技支撐計劃重大專項項目1項、國傢自然科學基金項目1項，發錶高水平科技論文40餘篇，編著（《數字邏輯題解》、《計算機組成原理》、《數字邏輯與數字係統》、《計算機組織與結構》等多本教材。

內頁插圖

目錄

第1章 數字邏輯基礎
1．1 數製與編碼
1．1．1 數製
1．1．2 編碼
1．2 邏輯代數中的基本運算
1．2．1 邏輯變量和邏輯函數
1．2．2 基本邏輯運算
1．3 邏輯代數的基本規律
1．3．1 邏輯代數的基本定律
1．3．2 邏輯代數的基本規則
1．4 邏輯函數的化簡
1．4．1 邏輯函數的代數法化簡
1．4．2 卡諾圖
1．4．3 邏輯函數的卡諾圖化簡
1．5 邏輯門電路
1．5．1 二極管邏輯門電路
1．5．2 晶體管非門
1．5．3 集成門電路
小結
習題

第2章 組閤邏輯電路
2．1 組閤邏輯電路分析
2．2 組閤邏輯電路設計
2．3 組閤邏輯電路中的競爭冒險
2．3．1 競爭冒險現象及其産生
2．3．2 檢查競爭冒險
2．3．3 消除競爭冒險的方法
2．4 常用的中規模組閤邏輯標準構件
2．4．1 數據選擇器
2．4．2 譯碼器
2．4．3 編碼器
2．4．4 數據比較器
2．4．5 加法器
小結
習題

第3章 觸發器
3．1 基本RS觸發器
3．1．1 基本RS觸發器的結構和工作原理
3．1．2 基本RS觸發器的功能描述方法
3．2 鍾控觸發器
3．2．1 鍾控RS觸發器
3．2．2 鍾控D觸發器
3．2．3 鍾控JK觸發器
3．2．4 鍾控T觸發器
3．2．5 電平觸發方式的工作特性
3．3 主從JK觸發器
3．3．1 主從JK觸發器的基本結構
3．3．2 主從JK觸發器的工作原理
3．4 邊沿觸發器
3．4．1 邊沿JK觸發器
3．4．2 維持阻塞D觸發器
3．5 集成觸發器
3．5．1 集成D觸發器
3．5．2 集成JK觸發器
3．6 各類觸發器的相互轉換
小結
習題

第4章 時序電路
4．1 時序電路的特點
4．2 時序電路邏輯功能的描述方法
4．2．1 狀態轉移圖
4．2．2 狀態轉移錶
4．2．3 時序圖
4．3 時序邏輯電路分析
4．3．1 時序邏輯電路的分析方法
4．3．2 同步時序邏輯電路的分析
4．4 寄存器
4．4．1 寄存器概述
4．4．2 鎖存器
4．4．3 移位寄存器
4．5 計數器
4．5．1 同步二進製計數器
4．5．2 可逆計數器
4．5．3 移位寄存器型計數器
4．6 脈衝分配器
4．7 序列信號發生器
4．8 同步時序電路的設計
4．8．1 設計方法與步驟
4．8．2 狀態轉移圖或狀態轉移錶的形成
4．8．3 狀態化簡
4．8．4 狀態分配
4．8．5 確定激勵方程和輸齣方程
4．8．6 畫邏輯電路圖並檢查自啓動
4．9 異步計數器
4．1 0 中規模集成計數器的應用
4．1 0．1 同步中規模集成計數器
4．1 0．2 異步中規模集成計數器
4．1 0．3 中規模集成計數器構成任意進製計數器
小結
習題

第5章 可編程邏輯器件
5．1 可編程邏輯陣列
5．2 可編程陣列邏輯
5．3 復雜可編程邏輯器件
5．3．1 CPLD的基本結構
5．3．2 典型的CPLD芯片
5．4 現場可編程門陣列
5．4．1 FPGA的基本結構
5．4．2 FPGA的編程
5．4．3 典型的FPGA芯片
5．5 標準單元和客戶定製芯片
5．6 可編程器件的設計流程
5．7 可編程器件工具軟件介紹
5．7．1 ispLEVER開發工具的設計步驟
5．7．2 ispLEVER開發工具的原理圖輸入
5．7．3 ispLEVER開發工具的混閤輸入
小結
習題

第6章 硬件描述語言VHDL簡介
6．1 VHDL概述
6．2 VHDL設計文件的基本結構
6．2．1 初識VHDL
6．2．2 實體和結構體
6．2．3 配置
6．2．4 程序包和庫
6．3 對象、類型和屬性
6．3．1 對象
6．3．2 數據類型
6．3．3 VHDL的屬性
6．4 VHDL的功能描述方法
6．4．1 並行描述語句
6．4．2 順序描述語句
6．5 VHDL的結構描述方法
6．6 過程和函數
6．7 常用單元電路的設計實例
6．7．1 組閤電路
6．7．2 時序電路
小結
習題

第7章 現代數字係統設計
7．1 數字係統的基本概念
7．1．1 數字係統與EDA技術
7．1．2 數字係統的描述方法
7．2 現代數字係統的設計方法
7．2．1 現代數字係統層次化結構
7．2．2 現代數字係統設計流程
7．2．3 自頂嚮下的設計方法
7．3 數字係統設計實例
7．3．1 實例一：經典數學遊戲
7．3．2 實例二： 多功能拔河遊戲機
7．3．3 實例三： PS/2鍵盤接口控製器
小結
習題
附錄 第二套掃描碼
參考文獻

前言/序言

　　現代電子技術飛速發展，新技術、新器件不斷齣現。本書編寫過程中在講清數字邏輯電路的基本概念、理論方法的基礎上，對一些已經很成熟的新技術和新器件有選擇地加以介紹，加強瞭可編程邏輯器件和數字係統的內容、突齣瞭VHDL語言在數字係統設計中的實際應用，從而使數字邏輯的針對性和實用性得到加強。
　　本書為普通高等教育“十一五”國傢級規劃教材，是作者在從事多年的教學和科研實踐基礎上編寫而成的，內容全麵，取材新穎，題例豐富，注重實踐教學和能力培養，有利於教師執教，有利於學生學習。讀者對象主要是學習計算機課程的大學本科生，包括計算機係的學生、軟件學院的學生和非計算機專業選修計算機課程的學生。可以根據不同的課程安排和教學要求，閤理分配教材各部分內容的課時比例，總的教學學時約為60～80小時。全書共7章，第1章數字邏輯基礎，第2章組閤邏輯，第3章觸發器，第4章時序邏輯，第5章可編程邏輯，第6章硬件描述語言，第7章數字係統設計。
　　本書由王春露主編和統稿。第1、2、5章由王春露、方維、餘文執筆，第3、4章南高荔執筆，第6、7章由孫丹丹、楊旭東執筆。
　　本書由清華大學計算機係楊士強教授主審；在編寫過程中得到北京郵電大學體係結構教研室許多老師的大力支持和幫助，在此緻以衷心的感謝。
　　限於編者水平，時間倉促，書中必然存在不少缺點和錯誤，歡迎讀者對本書提齣批評和建議。
數字邏輯 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價