☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

本書以目前流行的Xilinx7係列FPGA的開發為主綫，全麵講解FPGA的原理及電路設計、VerilogHDL語言及Vivado的應用，並循序漸進地從組閤邏輯和時序邏輯的開發開始，深入到FPGA的基礎應用、綜閤應用和進階應用。本書具有理論和實踐緊密結閤的特點，在內容的設計上既重視學生對基礎理論知識的認知過程，又通過由易到難的19個實踐逐步提高理論知識及培養開發能力，為學生提高FPGA設計開發能力及提高知識應用素質提供平颱與指導。通過本書的學習和實踐，學生能夠達到初級FPGA開發工程技術人員的水平。

目錄

前　言
第1 章　FPGA基礎及電路設計 1
　１. １　ＦＰＧＡ 基礎及７ 係列ＦＰＧＡ 基本原理 １
　　１. １. １　ＦＰＧＡ 概述 １
　　１. １. ２　ＦＰＧＡ 基本邏輯結構 ２
　　１. １. ３　７ 係列ＦＰＧＡ ＣＬＢ ４
　　１. １. ４　７ 係列ＦＰＧＡ 的ＩＯＢ ８
　　１. １. ５　７ 係列ＦＰＧＡ 及７ａ３５ｔｆｔｇ２５６￣１ 特性 ９
　１. ２　ＦＰＧＡ 電路設計 １１
　　１. ２. １　ＦＰＧＡ 的ＢＡＮＫ 電路 １１
　　１. ２. ２　ＬＥＤ 驅動電路 １３
　　１. ２. ３　撥碼開關電路 １３
　　１. ２. ４　按鍵電路 １４
　　１. ２. ５　七段數碼管驅動電路 １５
　　１. ２. ６　ＶＧＡ 顯示驅動電路 １７
　　１. ２. ７　ＲＳ￣２３２ 驅動電路 １９
　　１. ２. ８　配置電路 ２０
　　１. ２. ９　ＸＡＤＣ 接口和擴展接口 ２２
　習題 ２４
第2 章　Verilog HDL 語言與Vivado 25
　２. １　Ｖｅｒｉｌｏｇ ＨＤＬ 基本結構 ２５
　　２. １. １　一個簡單的組閤邏輯實例 ２５
　　２. １. ２　一個簡單的時序邏輯實例 ２７
　　２. １. ３　Ｖｅｒｉｌｏｇ ＨＤＬ 結構要求 ２８
　２. ２　數據類型及變量、常量 ２９
　　２. ２. １　邏輯值和常量 ３０
　　２. ２. ２　綫網型變量ｗｉｒｅ ３０
　　２. ２. ３　寄存器類型ｒｅｇ ３１
　　２. ２. ４　符號常量 ３２

　　２. ２. ５　存儲器型變量 ３２
　２. ３　運算符 ３３
　　２. ３. １　算術運算符 ３３
　　２. ３. ２　邏輯運算符 ３３
　　２. ３. ３　按位運算符 ３４
　　２. ３. ４　關係運算符 ３４
　　２. ３. ５　等式運算符 ３５
　　２. ３. ６　縮減運算符 ３５
　　２. ３. ７　移位運算符 ３５
　　２. ３. ８　條件運算符和拼接運算符 ３６
　　２. ３. ９　運算符的優先級 ３７
　２. ４　語句 ３７
　　２. ４. １　賦值語句、結構說明語句、阻塞與非阻塞 ３８
　　２. ４. ２　條件語句 ４１
　　２. ４. ３　循環語句 ４３
　２. ５　Ｖｉｖａｄｏ 初步 ４６
　　２. ５. １　Ｖｉｖａｄｏ 獲取和安裝 ４７
　　２. ５. ２　Ｖｉｖａｄｏ 主界麵 ４７
　習題 ５０
第3 章　組閤邏輯電路與Vivado 進階 51
　３. １　我的第一個工程———多數錶決器 ５１
　　３. １. １　多數錶決器的分析和邏輯實現 ５１
　　３. １. ２　多數錶決器的工程創建 ５２
　　３. １. ３　多數錶決器的Ｖｅｒｉｌｏｇ ＨＤＬ 源文件創建 ５６
　　３. １. ４　多數錶決器的Ｖｅｒｉｌｏｇ ＨＤＬ 代碼實現及ＲＴＬ 分析 ５８
　　３. １. ５　綜閤 ５９
　　３. １. ６　約束 ６０
　　３. １. ７　實現 ６２
　　３. １. ８　仿真 ６３
　　３. １. ９　編程和調試 ６５
　３. ２　３￣８ 譯碼器設計和ＩＰ 核 ７０
　　３. ２. １　譯碼器的實現 ７０
　　３. ２. ２　譯碼器ＩＰ 核生成 ７５
　３. ３　調用ＩＰ 核實現多數錶決器 ７８
　　３. ３. １　使用７４ｘ１３８ 實現多數錶決器的設計 ７８
　　３. ３. ２　構建新工程並調用ＩＰ 核 ７８
　習題 ８３
目　　錄Ⅶ　
第4 章　時序邏輯電路FPGA實現 84
　４. １　時鍾同步狀態機的設計 ８４
　　４. １. １　時鍾同步狀態機及其設計流程 ８４
　　４. １. ２　時鍾同步狀態機設計方法構建序列發生器 ８６
　　４. １. ３　狀態圖直接描述法實現序列發生器 ９０
　４. ２　同步計數器７４ｘ１６３ 的實現 ９４
　４. ３　移位寄存器的實現和應用 ９７
　　４. ３. １　７４ｘ１９４ 的實現 ９７
　　４. ３. ２　使用７４ｘ１９４ＩＰ 核實現１１００１ 序列發生器 １００
　習題 １０４
第5 章　FPGA基本實踐 105
　５. １　流水燈實踐 １０５
　　５. １. １　流水燈的關鍵設計 １０５
　　５. １. ２　流水燈工程的Ｖｉｖａｄｏ 實現 １０６
　５. ２　數碼管動態顯示實踐 １１１
　　５. ２. １　數碼管動態顯示原理分析 １１１
　　５. ２. ２　數碼管動態顯示設計 １１２
　　５. ２. ３　數碼管動態顯示工程的Ｖｉｖａｄｏ 實現 １１３
　　５. ２. ４　數碼管動態顯示ＩＰ 核設計與實現 １１７
　　５. ２. ５　調用ＩＰ 核實現動態顯示 １２０
　５. ３　ＶＧＡ 顯示的實現 １２３
　　５. ３. １　ＶＧＡ 顯示基本原理 １２３
　　５. ３. ２　ＶＧＡ 顯示設計與實現 １２５
　習題 １３２
第6 章　FPGA綜閤實踐 133
　６. １　電子秒錶的設計與實現 １３３
　　６. １. １　按鍵消抖 １３３
　　６. １. ２　秒錶綜閤設計 １３６
　６. ２　ＵＡＲＴ 串行接口設計及通信實現 １４２
　　６. ２. １　異步串行接口原理分析 １４２
　　６. ２. ２　波特率及其他時鍾信號發生模塊設計 １４３
　　６. ２. ３　串行發送程序設計 １４５
　　６. ２. ４　串行接收程序設計 １４８
　　６. ２. ５　串行通信頂層程序設計 １５２
　　６. ２. ６　串行通信功能測試 １５３
　習題 １５５
Ⅷ　Ｘｉｌｉｎｘ ＦＰＧＡ 原理與實踐———基於Ｖｉｖａｄｏ 和Ｖｅｒｉｌｏｇ ＨＤＬ
第7 章　FPGA 進階——XADC、BRAM原理及電壓錶、示波器設計 156
　７. １　ＸＡＤＣ 基本結構及寄存器 １５６
　　７. １. １　ＸＡＤＣ 邏輯結構 １５６
　　７. １. ２　ＸＡＤＣ 對外連接說明 １５６
　　７. １. ３　ＸＡＤＣ 端口 １５９
　　７. １. ４　ＸＡＤＣ 狀態寄存器和控製寄存器 １６０
　　７. １. ５　操作模式 １６６
　　７. １. ６　ＸＡＤＣ 操作時序 １６７
　７. ２　應用ＸＡＤＣ 實現多路電壓采集及顯示 １６８
　　７. ２. １　生成ＸＡＤＣ ＩＰ 核實例 １６８
　　７. ２. ２　使用ＸＡＤＣ ＩＰ 核實現ＸＡＤＣ 序列模式訪問模塊 １７１
　　７. ２. ３　Ａ/ Ｄ 序列采集和顯示實現 １７５
　　７. ２. ４　序列采集及顯示測試 １７９
　７. ３　應用ＸＡＤＣ 及ＢＲＡＭ 實現多通道示波器 １８１
　　７. ３. １　塊存儲器ＢＲＡＭ 原理 １８１
　　７. ３. ２　塊內存生成ＩＰ 的使用和仿真驗證 １８６
　　７. ３. ３　多通道示波器的設計思路 １９２
　　７. ３. ４　顯示內存設計及其訪問模塊構建及仿真 １９３
　　７. ３. ５　波形發生器模塊設計及仿真 １９６
　　７. ３. ６　ＶＧＡ 顯示驅動模塊設計及仿真 ２０２
　　７. ３. ７　加入邏輯分析儀模塊及頂層模塊實現 ２０６
　　７. ３. ８　功能測試 ２０９
　習題 ２０９
附錄 211
　附錄Ａ　ｘｃ７ａ３５ｔｆｔｇ２５６￣１ 引腳說明 ２１１
　附錄Ｂ　口袋實驗闆資源 ２１８
　附錄Ｃ　實驗或課程設計教學安排 ２２９
　附錄Ｄ　分章節代碼匯總 ２３０
　附錄Ｅ　Ａ 型實驗闆參考約束文件 ２３２
參考文獻 236

前言/序言

在電子信息領域. 現場可編程門陣列(ＦＰＧＡ) 廣泛地應用在工業、軍事、醫療、商業、能源等各個行業. 普通高校中通信、電子信息、自動化等專業大多都需要開設與ＦＰＧＡ 相關的課程.一般情況下. 學習ＦＰＧＡ 的最直接支撐課程是數字電路. 掌握ＦＰＧＡ 的開發將拓寬學生的知識麵. 學生會將學到的內容轉化為工程實際應用. 對於學生的進一步深造及有競爭力的就業都有極大的幫助.我從多年數字電路課程的教學及ＦＰＧＡ 選修課的教學中. 以及多年的工程實踐中提煉瞭一些經驗和教訓. 以寫書作為一個小小的總結. 希望學生通過學習本書能夠達到ＦＰＧＡ 開發工程技術人員的初步水平.本書選用的是Ｘｉｌｉｎｘ Ａｒｔｉｘ￣７ 係列的ＦＰＧＡ. 因為它的技術相對新且具備較高的性價比. 另外. 這種ＦＰＧＡ 還有可供開發者直接使用的ＩＰ 核資源. 開發工具就是Ｘｉｌｉｎｘ 最新的Ｖｉｖａｄｏ 開發套件. 編程語言選擇Ｖｅｒｉｌｏｇ ＨＤＬ. 為瞭便於學生的學習. 書中有關ＦＰＧＡ 電路闆配置的電路圖保留瞭廠傢的畫法.本書的第一條綫索是工程. 我在自己設計的硬件平颱上編寫和實現瞭１９ 個由易到難、循序漸進的工程實例. 而這些工程實例很多是近年來教學的總結. 這些實例分散在第３ 章~ 第７ 章.例如最簡單的工程是多數錶決器. 就是第３ 章組閤邏輯設計實踐的第一個工程. 非常有利於讀者入門. 通過這個工程實例. 學生可掌握開發的各個步驟. 鞏固ＨＤＬ 語言. 是“ 我的第一個工程”. 最後一個工程是實現簡單的示波器. 需要一些運算和處理. 調用前麵工程實現的模塊和ＩＰ. 最後為瞭調試加入的Ｖｉｖａｄｏ 內置邏輯分析儀可解決調試方麵的問題. 所有的工程在附錄中都有相應錶格. 方便讀者查找.第二條綫索是工程Ｖｅｒｉｌｏｇ ＨＤＬ 的學習. 在第２ 章是關於Ｖｅｒｉｌｏｇ ＨＤＬ 的基礎內容. 建議學生快速學習. 然後通過後續章節的實踐來真正掌握它. 並不需要死記硬背.第三條綫索就是Ｖｉｖａｄｏ 的開發. 包括Ｖｉｖａｄｏ 安裝、工程和文件的組織、綜閤實現及下載、引腳約束、仿真、電路查看、ＩＰ 核的使用和設計、Ｖｉｖａｄｏ 下ＸＡＤＣ 及ＢＲＡＭ 的開發、內置邏輯分析儀的使用等. 如果把Ｖｉｖａｄｏ 的開發作為１ 章. 一個菜單一個菜單地描述. 將是效率最低的方法. 因此在第２ 章的後部分進行簡單的描述. 然後在後續章節的實踐中一點一點地應用. 自然就掌握瞭Ｖｉｖａｄｏ.第四條綫索是數字電路的應用. 因此第３ 章是組閤邏輯設計. 第４ 章是時序邏輯設計. 我認為數字電路是學習ＦＰＧＡ 的基礎. 而通過ＦＰＧＡ 實踐能夠真正掌握數字電路的內容.本書的章節設計是:第１ 章是ＦＰＧＡ 基礎及電路設計. 後續的開發需要知道引腳的分配. 所以將電路設計放在最前麵. 這一章不需要詳細講. 建議不超過６ 個學時.Ⅳ　Ｘｉｌｉｎｘ ＦＰＧＡ 原理與實踐———基於Ｖｉｖａｄｏ 和Ｖｅｒｉｌｏｇ ＨＤＬ第２ 章是Ｖｅｒｉｌｏｇ ＨＤＬ 語言與Ｖｉｖａｄｏ. 本章所講的Ｖｅｒｉｌｏｇ ＨＤＬ 足夠用瞭. 都是精華. 但需要更少的學時. 因為筆者知道學時非常緊張. 建議６ ~８ 個學時.第３ 章是組閤邏輯電路設計與Ｖｉｖａｄｏ 進階. 包含瞭“ 我的第一個工程”. 反復地設計多數錶決器. 第二個工程就使用瞭ＩＰ 核. 第三個工程就用第二個工程的ＩＰ 核來實現. 內容雖然少.但是可以用６ ~８ 個學時. 讓學生真正掌握. 原因是這個時候學生的Ｖｅｒｉｌｏｇ ＨＤＬ 編程能力還不夠強. 這章後麵給齣的習題. 都可以作為課程設計的內容.第４ 章是時序邏輯電路ＦＰＧＡ 實現. 通過本章的學習. 學生如果認真實踐. 能夠較深入地掌握數字電路. 對ＦＰＧＡ 的開發也能夠更加熟練. 建議用８ ~１０ 個學時.第５ 章是ＦＰＧＡ 基本實踐. 實現流水燈、數碼管動態顯示及ＶＧＡ 顯示工程. 將進一步提高學生的開發和應用能力. 教師可以主要講其中的２ ~３ 個工程實踐. 其他的留給學生自學和自己實踐. 然後通過答疑和討論課來解決問題. 培養學生的自主學習能力和自主實踐能力. 建議８ ~１２ 個學時.第６ 章是ＦＰＧＡ 綜閤實踐. 包括瞭兩個設計與實現: 電子秒錶的設計與實現、串行異步通信的設計與實現. 電子秒錶是一個比較好的綜閤性實踐. 建議隻對於學習瞭微機原理的學生講串行異步通信的設計與實現部分. 建議用４ ~８ 個學時.第７ 章ＦＰＧＡ 進階原理部分的教學是７ 係列ＦＰＧＡ 芯片的ＸＡＤＣ 及ＢＲＡＭ. 在這個基礎上進一步掌握使用Ｖｅｒｉｌｏｇ 語言和ＩＰ 核等技術進行模擬量采集及存儲器訪問的項目開發的流程. 並實現一個多通道電壓錶實例及一個示波器實例. 建議至少應講解電壓錶的實現. 示波器的實例可以給學生們做自學或挑戰式學習. 建議６￣８ 個學時.附錄Ａ 是引腳說明文件. 是我設計的實驗闆的基礎文件. 對看懂電路原理有幫助.附錄Ｂ 是實驗闆資源. 包括瞭所有引腳的說明. 做約束文件時必須參考.附錄Ｃ 是一種實驗或課程設計教學安排. 供教師布置實驗題或課程設計題時參考.附錄Ｄ 是所有工程例程的分章節匯總.附錄Ｅ 是一個大而全的約束文件. 為讀者實現約束文件節約時間.本書的教學視頻和相關資源. 將放在中國大學( ｉｃｏｕｒｓｅ１６３.. ｏｒｇ) 慕課上. 課程名稱為“數字設計ＦＰＧＡ 應用”. 本書的代碼和課件、教案、實驗指導書等相關資源可以在機械工業齣版社教育服務網( ｗｗｗ.. ｃｍｐｅｄｕ.. ｃｏｍ) 上獲取. 也可以在愛闆網( ｗｗｗ.. ｅｅｂｏａｒｄ.. ｃｏｍ / ｂｐ)獲取和交流. 配套實驗闆的更多信息可以在附錄Ｂ 獲取.電子科技大學的薑書艷、陳瑜、井實老師對書籍的編寫及例程的設計給予瞭支持和協助. 本書的實驗電路闆主要由本人及連利波碩士設計. 趙鵬、謝雄及張桓源也參與瞭部分工作.感謝機械工業齣版社吉玲編輯的大力支持. 並和我對書籍的寫作進行瞭大量的交流. 提齣瞭非常好的建議. 另外. 還要感謝選擇本書的同行及給予我很多建議、支持和幫助的朋友.盧有亮於電子科技大學
Xilinx FPGA原理與實踐—基於Vivado和Verilog HDL 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價