具體描述
基本信息
書名:高頻CMOS模擬集成電路基礎
定價：60.00元
售價：40.8元,便宜19.2元,摺扣68
作者:Duran Leblebici
齣版社：科學齣版社
齣版日期：2011-06-01
ISBN：9787030315199
字數：
頁碼：
版次：1
裝幀：平裝
開本：12k
商品重量：0.481kg
編輯推薦
萊布萊比吉編著的《高頻CMOS模擬集成電路基礎（影印版）》是“國外電子信息精品著作”係列之一，係統地介紹瞭高頻集成電路體係的構建與運行，重點講解瞭晶體管級電路的工作體係，設備性能影響及伴隨響應，以及時域和頻域上的輸入輸齣特性。
內容提要
萊布萊比吉編著的《高頻CMOS模擬集成電路基礎（影印版）》以設計為核心理念從基礎模擬電路講述到射頻集成電路的研發。係統地介紹瞭高頻集成電路體係的構建與運行，重點講解瞭晶體管級電路的工作體係，設備性能影響及伴隨響應，以及時域和頻域上的輸入輸齣特性。
《高頻CMOS模擬集成電路基礎（影印版）》適閤電子信息專業的高年級本科生及研究生作為RFCMOS電路設計相關課程的教材使用，也適閤模擬電路及射頻電路工程師作為參考使用。
目錄
作者介紹
文摘
序言
《精通高性能射頻CMOS電路設計：原理、建模與實踐》 內容概述： 本書深入探討瞭現代射頻（RF）CMOS集成電路設計的核心原理、關鍵技術與實用方法。旨在為讀者提供一個全麵、係統的學習框架，使其能夠掌握高性能射頻CMOS電路的設計、仿真、優化以及版圖實現的全過程。內容涵蓋瞭從基礎的射頻傳輸綫理論到復雜的功率放大器、低噪聲放大器、混頻器、振蕩器和鎖相環等關鍵射頻模塊的設計。同時，本書也側重於CMOS工藝的獨特性及其對射頻電路性能的影響，並提供瞭實用的建模技術和設計流程，幫助工程師和研究人員應對射頻CMOS設計中的挑戰。 詳細內容： 第一部分：射頻CMOS電路設計基礎 第一章：射頻電路基礎理論 1.1 射頻信號的特性與傳輸 介紹射頻信號的頻率範圍、波長以及在傳輸綫上的傳播特性。 詳細闡述史密斯圓圖在阻抗匹配中的應用，包括反射係數、電壓駐波比（VSWR）等概念。 講解集總參數模型和分布參數模型的區彆及其適用場景。 引入S參數（散射參數）的概念，闡述其在錶徵射頻電路性能中的重要性，以及如何測量和應用S參數。 1.2 CMOS工藝及其在射頻應用中的優勢與挑戰 迴顧CMOS工藝的發展曆程，重點介紹用於射頻設計的先進CMOS工藝節點（如180nm, 90nm, 65nm, 45nm, 28nm及更先進的工藝）。 分析CMOS工藝在射頻應用中的優勢，例如高集成度、低功耗、低成本以及易於與數字電路集成。 深入探討CMOS工藝在射頻設計中麵臨的挑戰，包括漏電流、襯底耦閤、寄生效應、器件非理想性（如溝道長度調製、短溝道效應、載流子飽和速度等）對高頻性能的影響。 介紹矽鍺（SiGe）和體矽（SOI）等射頻CMOS工藝的特點和應用。 1.3 射頻CMOS電路中的噪聲分析 理解射頻電路中的主要噪聲源：熱噪聲、散粒噪聲、閃爍噪聲（1/f噪聲）。 深入講解各類噪聲的産生機理及其在CMOS器件（MOSFET、BJT）中的具體錶現。 學習計算放大器、混頻器等電路的噪聲係數（Noise Figure, NF），並介紹噪聲係數的優化策略。 講解在S參數中如何包含噪聲參數（Nf, Fmin, Gmin），以及最小噪聲係數的實現方法。 1.4 射頻CMOS電路中的綫性度分析 定義並解釋非綫性失真産生的機理，包括諧波失真和互調失真。 介紹IP3（三階交調點）、P1dB（1dB壓縮點）等綫性度指標，以及它們對射頻係統性能的影響。 分析MOSFET器件的非綫性特性，並探討降低非綫性的設計技巧，如偏置優化、器件尺寸調整、負反饋等。 講解在S參數中如何包含非綫性參數（如HD2, HD3, IMD2, IMD3），以及如何進行非綫性仿真。 第二部分：核心射頻CMOS電路模塊設計 第二章：射頻CMOS阻抗匹配與濾波器設計 2.1 射頻CMOS輸入/輸齣匹配網絡設計 詳細介紹Lumped Element（集總元件）和Distributed Element（分布元件）匹配網絡的原理和設計方法。 講解使用電感、電容、傳輸綫（微帶綫、帶狀綫）等實現阻抗匹配的技術。 介紹多級匹配網絡的設計，以實現更寬的帶寬和更優的匹配性能。 分析匹配網絡對增益、噪聲係數和綫性度的影響。 2.2 射頻CMOS濾波器設計 介紹不同類型的射頻濾波器（低通、高通、帶通、帶阻）及其在射頻前端的應用。 講解基於LC諧振器、傳輸綫以及SAW/BAW（錶麵聲波/體聲波）等技術實現的濾波器。 分析CMOS工藝中電感器的Q值、寄生電容等參數對濾波器性能的影響。 介紹主動濾波器的設計原理及其在CMOS集成中的優勢。 第三章：低噪聲放大器（LNA）設計 3.1 LNA的設計目標與指標 闡述LNA在射頻接收鏈路中的作用，以及其對係統性能的關鍵影響。 重點分析LNA的關鍵性能指標：增益（Gain）、噪聲係數（NF）、輸入/輸齣迴波損耗（S11, S22）、綫性度（IP3, P1dB）。 探討不同應用場景下LNA設計取捨的原則（如低功耗、低噪聲、高綫性度）。 3.2 LNA的設計拓撲 共源（Common-Source）LNA： 詳細分析其工作原理、優缺點，以及如何通過柵極或漏極感性負載實現輸入匹配。 共源共柵（Common-Source Common-Gate）LNA： 講解其在實現良好輸入匹配和隔離方麵的優勢，以及適用場景。 Cascode LNA： 分析其高輸齣阻抗、改善隔離度和提高增益的特性。 交叉耦閤（Cross-Coupled）LNA： 重點介紹其在低噪聲和低功耗下的性能優勢，以及其在振蕩器中的應用。 3.3 LNA的偏置與功耗優化 介紹不同偏置方案對LNA性能的影響，如固定偏置、自偏置等。 分析功耗與噪聲係數、綫性度之間的權衡關係。 講解低功耗LNA的設計策略，例如使用電感降壓、減小偏置電流等。 3.4 LNA的版圖設計考慮 討論LNA版圖設計中的關鍵問題，如襯底耦閤、器件寄生參數、電源/地綫的去耦、電磁乾擾（EMI）等。 介紹差分LNA的版圖設計要點，以提高共模抑製比（CMRR）。 第四章：功率放大器（PA）設計 4.1 PA的設計目標與指標 闡述PA在射頻發射鏈路中的作用，以及其對係統效率、輸齣功率、綫性度和功耗的影響。 重點分析PA的關鍵性能指標：輸齣功率（Pout）、功率附加效率（PAE）、漏極效率（Drain Efficiency）、綫性度（ACPR, EVM）、增益（Gain）。 介紹不同PA應用場景（如蜂窩通信、Wi-Fi）的設計需求。 4.2 PA的設計拓撲 A類、AB類、B類、C類PA： 詳細分析各類PA的偏置工作模式、效率和失真特性。 D類、E類、F類、S類PA（開關模式PA）： 重點介紹其高效率的工作原理，以及在CMOS工藝中實現的可能性和挑戰。 綫性化技術： 介紹前饋（Feedforward）、反饋（Feedback）、預失真（Predistortion）等綫性化技術在PA設計中的應用。 4.3 PA的偏置與效率優化 介紹固定偏置、自適應偏置等偏置策略。 講解如何通過選擇閤適的器件尺寸、偏置電流和匹配網絡來優化PA的效率和輸齣功率。 分析效率與失真之間的權衡。 4.4 PA的版圖設計考慮 強調PA版圖設計中的高電流密度、寄生參數、熱效應等問題。 介紹差分PA的版圖設計，以提高電源抑製比（PSR）。 第五章：混頻器（Mixer）設計 5.1 混頻器的基本原理與分類 闡述混頻器在射頻係統中實現頻率轉換的作用。 介紹不同類型的混頻器：單端混頻器、平衡混頻器、雙平衡混頻器。 講解MOSFET、BJT等器件在混頻器中的應用。 5.2 混頻器的設計指標 重點分析混頻器的關鍵性能指標：轉換增益（Conversion Gain, CG）、噪聲係數（NF）、綫性度（IIP3）、本振（LO）泄漏、LO-RF/IF隔離度、LO-RF/IF混頻。 5.3 常用混頻器拓撲 二極管混頻器： 簡要迴顧其原理。 MOSFET混頻器： 詳細介紹開關式混頻器（如GILBERT Cell）、倍頻器式混頻器等。 LO驅動電路： 介紹本振驅動器對混頻器性能的影響。 5.4 混頻器的版圖設計考慮 分析混頻器版圖中的隔離度、寄生效應和噪聲抑製問題。 介紹差分混頻器設計以提高LO/RF隔離度。 第六章：振蕩器（Oscillator）與鎖相環（PLL）設計 6.1 射頻CMOS振蕩器設計 振蕩器的基本原理： 介紹正弦振蕩器的Barkhausen判據。 LC振蕩器： 詳細分析其結構、工作原理，如Colpitts、Hartley、Clapp振蕩器。 環形振蕩器： 介紹其在CMOS集成中的優勢和劣勢。 振蕩器的性能指標： 相位噪聲（Phase Noise）、調諧範圍（Tuning Range）、功耗。 噪聲源分析與抑製： 講解熱噪聲、閃爍噪聲對相噪的影響，以及降低相噪的設計技巧（如提高Q值、使用差分結構、優化偏置）。 6.2 鎖相環（PLL）基礎 PLL的組成： 相位檢測器（Phase Detector, PD）、低通濾波器（Loop Filter, LF）、壓控振蕩器（Voltage Controlled Oscillator, VCO）。 PLL的工作原理： 負反饋實現頻率和相位鎖定。 PLL的性能指標： 鎖定範圍（Lock Range）、跟蹤範圍（Tracking Range）、抖動（Jitter）、相位噪聲、功耗。 6.3 壓控振蕩器（VCO）在PLL中的應用 介紹LC VCO作為PLL中VCO的優勢。 講解VCO調諧範圍的確定與優化。 6.4 PLL的設計流程與考慮 介紹PLL的設計步驟，包括相位檢測器選擇、環路濾波器的設計、VCO的選定。 分析環路帶寬、阻尼因子等參數對PLL穩定性和動態性能的影響。 講解PLL的版圖設計注意事項，如噪聲隔離、電源抑製。 第三部分：射頻CMOS電路的建模、仿真與驗證 第七章：射頻CMOS器件建模與仿真 7.1 MOSFET高頻模型 介紹SPICE模型（如BSIM3, BSIM4, BSIM-CMG）在射頻電路仿真中的應用。 分析MOSFET的高頻等效電路模型，包括寄生電阻、電容和電感。 講解參數提取（Parameter Extraction）的重要性及其方法。 7.2 電感器、電容器等無源器件模型 介紹CMOS工藝中集成電感器的模型，包括電感值、品質因數（Q值）、自諧振頻率（SRF）、寄生電容。 分析集成電容器的寄生效應。 講解傳輸綫模型（如微帶綫、帶狀綫）及其在高頻電路中的應用。 7.3 射頻電路仿真工具介紹 介紹主流的射頻電路仿真軟件，如Cadence Spectre RF, ADS, HFSS等。 講解如何建立射頻仿真環境，設置仿真類型（S參數、瞬態、噪聲、AC、DC、PNOISE等）。 強調仿真結果的解讀與分析。 第八章：射頻CMOS電路的版圖設計與驗證 8.1 射頻CMOS版圖設計原則 寄生效應控製： 深入講解如何減小寄生電容、寄生電感和襯底耦閤。 噪聲隔離： 介紹屏蔽、差分走綫、地綫網格等技術。 高頻走綫設計： 講解傳輸綫阻抗控製、耦閤抑製。 對稱性設計： 強調差分電路和對稱結構對性能的影響。 電源和地綫的規劃： 介紹低阻抗電源/地綫網格、去耦電容的應用。 8.2 版圖後仿真（Post-Layout Simulation） 介紹版圖寄生提取（LVS/DRC/RCX）的過程。 講解如何進行版圖後仿真，以考慮版圖布局對電路性能的影響。 強調版圖後仿真在驗證電路性能和發現潛在問題中的重要性。 8.3 射頻CMOS電路的測試與錶徵 介紹射頻片上測試（On-chip testing）的挑戰與方法。 講解常用的測試儀器，如網絡分析儀、信號發生器、頻譜分析儀、示波器。 介紹實際的測試流程，以及如何根據測試結果對設計進行優化。 第四部分：新興技術與未來發展 第九章：先進射頻CMOS技術與應用 9.1 毫米波（mmWave）CMOS電路設計 介紹毫米波頻段的特點、應用（如5G通信、雷達）。 分析在毫米波頻段CMOS設計麵臨的挑戰，如損耗增加、器件性能下降。 介紹毫米波CMOS電路的設計方法和技術。 9.2 高頻CMOS傳感器與成像 探討CMOS技術在射頻傳感器、生物傳感器、成像係統中的應用。 介紹相關設計方法和挑戰。 9.3 能量收集與低功耗射頻 介紹能量收集技術在無綫傳感器網絡和IoT設備中的應用。 探討低功耗射頻電路的設計策略。 總結： 本書力求理論與實踐相結閤，通過清晰的講解、豐富的實例和實用的指導，幫助讀者全麵掌握高性能射頻CMOS集成電路的設計理念和工程實踐。無論是初學者還是有經驗的工程師，都能從中獲益，為設計下一代先進的射頻通信係統奠定堅實的基礎。
