☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《CMOS低壓差綫性穩壓器》係統地介紹瞭CMOS低壓差綫性穩壓器（LDO）芯片設計技術，包括係統結構與組成，以及基準電路、誤差放大器、輔助電器等，對其中的設計關鍵技術，例如頻率補償、電源噪聲抑製、大信號響應等技術有詳細的分析。
　　《CMOS低壓差綫性穩壓器》在電路理論分析的基礎上，提齣瞭低功耗LDO、無片外電容LD0以及高電源噪聲抑製LDO芯片的設計方法，並有詳細仿真與測試結果。

內頁插圖

目錄

前言

第1章 緒論
1．1 穩壓器芯片
1．2 LDO芯片的基本原理
1．3 LDO芯片研究熱點
1．3．1 無片外負載電容LDO芯片
1．3．2 高電源噪聲抑製LDO芯片
1．3．3 新型頻率補償方案
1．3．4 優化LDO瞬態響應
參考文獻

第2章 LDO的組成
2．1 基準電路
2．1．1 電壓基準電路
2．1．2 電流基準電路
2．2 誤差放大器
2．2．1 誤差放大器的結構
2．2．2 極點分布
2．2．3 誤差放大器的增益
2．2．4 誤差放大器的帶寬
2．2．5 誤差放大器的擺率
2．2．6 誤差放大器的工作電壓範圍
2．2．7 誤差放大器的輸齣電壓範圍
2．2．8 誤差放大器的輸入電壓範圍
2．2．9 誤差放大器的頻率補償方案
2．2．10 誤差放大器的電源抑製特性
2．3 功率級
2．3．1 輸齣電流範圍
2．3．2 功率管柵源電壓變化範圍
2．3．3 功率級的增益
2．3．4 功率級的帶寬（極點）
2．3．5 功率級的增益帶寬積
2．3．6 功率管的柵電容
2．3．7 反饋電阻網絡
2．3．8 片外負載電容
2．3．9 功率級的頻率補償方案
2．3．10 功率級的電源抑製特性
2．4 輔助電路
2．4．1 關斷電路
2．4．2 啓動電路
2．4．3 擺率增強電路
2．4．4 片外電容放電電路
2．4．5 限流電路
2．4．6 短路保護電路
2．4．7 過溫保護電路
參考文獻

第3章 基準電路
3．1 電壓基準電路
3．1．1 帶隙電壓基準的基本原理
3．1．2 利用PTAT電流産生基準電壓
3．1．3 在運放的輸齣端産生基準電壓
3．1．4 兩種結構的性能比較
3．1．5 高電源抑製電壓基準
3．2 電流基準電路
3．2．1 與電源無關電流基準電路的基本原理
3．2．2 理論與實際的差距
3．2．3 改善電流基準電路的電源抑製特性
3．2．4 利用不同電阻溫度特性和二極管的反嚮電流減小基準電流的溫漂係數
3．2．5 全CMOS電流基準電路
參考文獻

第4章 誤差放大器和功率級
4．1 第二級放大器結構
4．1．1 電源電壓對第二級放大器的影響
4．1．2 第二級放大器的輸齣範圍
4．1．3 高/低壓MOS管和共源共柵結構
4．2 第一級放大器結構
4．2．1 第一級放大器輸入管類型
4．2．2 第一級放大器負載MOS管和第二級放大器輸入管的關係
4．2．3 摺疊結構第一級放大器
4．2．4 利用共源共柵管屏蔽輸入管的寄生電容
參考文獻

第5章 頻率補償
5．1 固定零點頻率補償方案
5．1．1 早期LDO頻率補償方案
5．1．2 單位增益頻率補償模塊
5．2 極點-極點追蹤頻率補償方案
5．3 零極點追蹤電路
5．3．1 Kwok和Mok的零點-極點追蹤頻率補償方案
5．3．2 受控電阻生成電路
5．3．3 帶去零電阻的單米勒電容
5．3．4 利用單位增益補償模塊的零點-極點追蹤頻率補償方案
5．3．5 包含僞ESR電阻的功率級
參考文獻

第6章 電源噪聲抑製
6．1 單級放大器電源噪聲抑製特性
6．1．1 NMOS管輸入差分放大器
6．1．2 NMOS管輸入共源級放大器
6．1．3 NMOS管輸入源跟隨器
6．1．4 PMOS管輸入差分放大器
6．1．5 PMOS管輸入共源級放大器
6．1．6 PMOS管輸入源跟隨器
6．2 LDO電路結構與電源噪聲抑製特性
6．2．1 同時優化三個放大器的電源噪聲抑製特性
6．2．2 第二級放大器和功率級所提供的電源噪聲相互抵消
6．2．3 第一級放大器和第二級放大器所提供的電源噪聲相互抵消
6．2．4 三級放大器提供的電源噪聲相互抵消
參考文獻

第7章 LDO大信號響應和擺率增強電路
7．1 LDO的大信號響應
7．1．1 在LDO輸齣端産生過衝電壓
7．1．2 誤差放大器輸入電壓範圍和最大輸齣電流
7．1．3 第一級放大器對第二級放大器輸入管柵電容充放電
7．1．4 第二級放大器對功率管柵電容充放電
7．1．5 擺率增強電路的工作機理和大信號振蕩
7．2 擺率增強電路
7．2．1 以比較器為核心的擺率增強電路
7．2．2 偵測第一級差分放大器支路電流變化的擺率增強電路
7．2．3 以微分器為核心的擺率增強電路
7．2．4 零延時擺率增強電路
參考文獻

第8章 輔助電路
8．1 關斷電路
8．2 啓動電路
8．3 片外電容放電電路
8．4 限流電路
8．5 短路保護電路
8．6 過溫保護電路
參考文獻

第9章 LDO設計實例
9．1 低功耗LDO芯片
9．1．1 設計要點
9．1．2 低功耗LDO設計方案
9．1．3 芯片測試
9．2 無片外電容LDO芯片
9．2．1 設計要點
9．2．2 無片外電容LDO設計方案
9．2．3 芯片測試
9．3 高電源噪聲抑製LDO芯片
9．3．1 設計要點
9．3．2 高電源噪聲抑製LDO芯片設計方案
9．3．3 芯片測試
參考文獻

前言/序言

　　集成電路是我國戰略性新興産業——新一代信息技術産業的基礎，集成電路的發展大大推動瞭現代通信技術、計算機技術和網絡技術等的發展。目前，正是我國集成電路設計産業迅猛發展時期，我們撰寫本書，希望能為促進我國集成電路設計産業的發展起到推動作用。
　　CMOS技術已經成為模擬集成電路的主要技術，低壓差綫性穩壓器（LDO）芯片設計涉及模擬集成電路設計中一些基本概念。我們在對LDO設計研究過程中發現，作為模擬電路核心的運算放大器的一些基本特性及其應用，通過LDO的設計可以被加深認識，這為設計更大規模、性能更復雜的模擬集成電路打下瞭基礎。
　　本書主要討論LDO芯片電路結構、單元電路等，同時還有設計中的一些問題，包括穩定性、大信號問題、高電源電壓抑製比問題等，對從事模擬集成電路的設計人員和研究人員具有一定的參考價值。本書的另外一個特點是給齣三款LDO芯片設計實例，即低功耗LDO、無片外電容LDO以及高電源噪聲抑製LDO芯片的設計方法，這是浙江大學超大規模集成電路設計研究所的新研究成果。
　　本書共分9章，前4章討論LDO芯片的結構與單元電路，第5～7章對LDO的性能進行分析，第8章是輔助電路模塊，第9章給齣LDO設計的三個實例。浙江大學超大規模集成電路設計研究所的在讀研究生邵亞利、寜誌華、湯驍等同學分彆閱讀瞭有關章節，並幫助勘正錯誤，完成排版，在此嚮他們錶示衷心感謝。
　　本書不完善之處在所難免，真誠希望國內同行和讀者批評指正。
CMOS低壓差綫性穩壓器 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價