基本信息

書名：CMOS電路活用技巧

定價：35.00元

作者：(日)大幸秀成著

齣版社：科學齣版社

齣版日期：2012-06-01

ISBN：9787030341365

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.359kg

編輯推薦

內容提要

本書以CMOS的小構成電路反相器為焦點，介紹CMOS器件的特點、結構、設計規則及製造方法。以標準邏輯電路為例，介紹瞭組閤邏輯電路、時序邏輯電路的定義、基本電路結構及其應用舉例。進而，介紹瞭接口的技巧和目前備受關注的模擬技術等。本書還涉及大規模集成電路（LSI）的話題，介紹其分類及發展趨勢，以及ASIC和存儲器的基本技術。
本書可供半導體製造行業的技術人員閱讀，也可供電子等相關專業師生參考。

目錄

章 CMOS器件的現狀
1.1 半導體器件的分類
1.2 CMOS器件的特徵
1.3 CMOS産品的種類和特點
第2章 CMOS的結構
2.1 CMOS的結構
2.2 設計規則
2.3 CMOS的製造工程
2.3.1 襯底材料的製作
2.3.2 前工序
2.3.3 後工序
第3章 CMOS的基本特性與邏輯電路的基本結構
3.1 CMOS的基本特性
3.1.1 N-ch MOS FET的特性錶達式
3.1.2 P-ch MOS FET的特性錶達式
3.1.3 CMOS反相器的特性
3.1.4 邏輯閾值電壓
3.1.5 過渡區中的輸齣電壓
3.1.6 電阻近似
3.2 CMOS的特點
3.2.1 功率消耗小
3.2.2 能夠在低電壓下工作/工作電壓範圍寬
3.2.3 噪聲餘量大
3.2.4 容易集成化
3.2.5 輸入阻抗高
3.2.6 基於輸入電容的初次記憶
3.3 基本邏輯電路
3.4 正邏輯與負邏輯
3.5 基本電路
3.5.1 反相器
3.5.2 NAND門
3.5.3 NOR門
3.5.4 AND,OR門
3.5.5 傳輸門
3.5.6 時鍾脈衝門
3.5.7 Exclusive OR/NOR門
3.5.8 觸發器
3.6 CMOS的保護電路
3.6.1 輸入保護電路
3.6.2 輸齣的保護
3.6.3 電源/GND浮動時的保護
第4章 CMOS器件的種類與特徵
4.1 CMOS標準邏輯
4.1.1 雙極邏輯的誕生
4.1.2 CMOS邏輯的誕生
4.2 74***型的魅力
4.2.1 BiCMOS邏輯的特徵
4.2.2 ECL的特徵
4.2.3 ASIC的問世與標準邏輯的需要
4.2.4 單門邏輯的誕生
4.2.5 低電壓化的趨勢
4.2.6 封裝的發展趨勢
4.3 存儲器
4.3.1 ROM
4.3.2 RAM
4.4 ASIC的種類與特徵
4.4.1 ASIC化的潮流
4.4.2 半定製
4.4.3 PLD
4.4.4 門陣列
4.4.5 標準單元
4.4.6 全定製LSI
4.5 半定製LSI的設計方法
第5章 標準邏輯IC的功能與使用方法
5.1 組閤邏輯電路
5.1.1 門電路
5.1.2 門電路的應用舉例
5.1.3 特殊門電路
5.1.4 開路漏極
5.1.5 模擬開關
5.1.6 總綫緩衝器
5.1.7 雙嚮總綫緩衝器
5.1.8 總綫緩衝器與總綫的連接
5.1.9 多路轉換器/逆多路轉換器/選擇器
5.1.10 在多變數1輸齣邏輯電路中的應用
5.1.11 譯碼器/編碼器
5.1.12 使用譯碼器的CPU周邊LSI的選擇
5.2 時序邏輯電路
5.2.1 鎖存器
5.2.2 鎖存器的應用舉例
5.2.3 總綫數據的暫存記憶
5.3 觸發器
5.3.1 觸發器的動作
5.3.2 觸發器的應用舉例
5.3.3 總綫的數據分配和保持電路
5.3.4 計數器
5.3.5 計數器的串級連接舉例
5.3.6 移位寄存器
5.3.7 移位寄存器的應用舉例
5.3.8 單穩多諧振蕩器
5.3.9 單穩多諧振蕩器的應用舉例
第6章 CMOS邏輯IC的特性
6.1 CMOS器件的接口
6.2 CMOS器件的標準接口
6.2.1 CMOS的輸入輸齣特性
6.2.2 CMOS電平與TTL電平
6.2.3 CMOS電平的趨勢
6.3 接口的專門技術
6.3.1 扇齣端數
6.3.2 三態輸齣與輸齣衝突
6.3.3 上衝/下衝,反射,激振噪聲
6.3.4 綫連“或”電路與從低電壓嚮高電壓的電平變換
6.4 電壓變換接口
6.4.1 從高電壓嚮低電壓變換的接口
6.4.2 輸齣的容忍功能
6.4.3 從低電壓嚮高電壓變換的接口
6.4.4 高→低/低→高雙嚮電壓變換接口
6.5 冒險
6.5.1 冒險引起的故障
6.5.2 晶體管與CMOS邏輯的接口
6.5.3 高速接口(單端與差動傳送)概要
6.5.4 單端
6.5.5 差動傳送(異動)
第7章 CMOS器件的失效模式
7.1 器件自身的失效
7.1.1 早期失效
7.1.2 偶然失效
7.1.3 耗損失效
7.2 失效模式
7.3 外來因素引起的失效
7.3.1 ESD造成的損傷
7.3.2 閂鎖造成的損傷
第8章 器件模擬與傳輸模擬
8.1 SPICE與IBIS
8.1.1 SPICE
8.1.2 IBIS
8.1.3 IMIC
8.2 LSI設計流程
8.3 基於SPICE的器件/電路模擬
8.3.1 器件模擬
8.3.2 電路模擬
8.3.3 SPICE模擬器的功能
8.4 傳輸模擬
8.4.1 數字信號的誤解
8.4.2 信號完整的基礎——方波是危險的
8.4.3 傳輸信號的高速化技巧
8.4.4 傳輸綫的等效電路
8.4.5 基於IBIS的傳輸模擬
8.4.6 EMI的法規
參考文獻

作者介紹

大幸秀成
1982年畢業於愛媛大學電氣工程專業，進入東京芝浦電氣株式會社（現在的東芝）半導體事業本部，從事CMOS技術的標準邏輯工作。緻力於推進日本與歐美廠商的産品共同開發及全球標準化。現在依然從事和CMOS相關的産品開發及技術市場工作。
主要著作：
《基本·C-MOS標準ロジックIC活用マスタ》（CQ齣版社）

文摘

序言