具体描述
基本信息
书名：硅集成电路工艺基础(第二版)
定价：52.00元
作者：关旭东
出版社：北京大学出版社
出版日期：2014-04-01
ISBN：9787301241097
字数：546000
页码：
版次：2
装帧：平装
开本：16开
商品重量：0.4kg
编辑推荐
《硅集成电路工艺基础（第二版）》非常值得推荐。
内容提要
《硅集成电路工艺基础(第2版21世纪微电子学专业规划教材普通高等教育十五*规划教材)》系统地讲述了硅集成电路制造的基础工艺，重点放在工艺物理基础和基本原理上。全书共十一章，其中章简单地讲述了硅的晶体结构和非晶体结构及其特点，第二章到第九章分别讲述了硅集成电路制造中的基本单项工艺，包括氧化、扩散、离子注入、物理气相淀积、化学气相淀积、外延、光刻与刻蚀、金属化与多层互连，后两章分别讲述的是工艺集成和薄膜晶体管的制装工艺。
《硅集成电路工艺基础(第2版21世纪微电子学专业规划教材普通高等教育十五*规划教材)》可作为高等学校微电子专业本科生和研究生的教材或参考书，也可供从事集成电路制造的工艺技术人员阅读。
目录
章 硅晶体和非晶体
1.1 硅的晶体结构
1.1.l 晶胞
1.1.2 原子密度
1.1.3 共价四面体
1.1.4 晶体内部的空隙
1.2 晶向、晶面和堆积模型
1.2.1 晶向
1.2.2 晶面
1.2.3 堆积模型
1.2.4 双层密排面
1.3 硅晶体中的缺陷
1.3.1 点缺陷
1.3.2 线缺陷
1.3.3 面缺陷
1.3.4 体缺陷
1.4 硅中的杂质
1.5 杂质在硅晶体中的溶解度
1.6 非晶硅结构和特性
1.6.1 非晶硅的结构
1.6.2 非晶网络模型
1.6.3 非晶态半导体的制备方法.
1.6.4 非晶硅半导体中的缺陷
1.6.5 氢化非晶硅
1.6.6 非晶硅半导体中的掺杂效应
参考文献
第二章 氧化
2.1 SiO2的结构及性质
2.1.1 结构
2.1.2 SiO2的主要性质
2.2 SiO2的掩蔽作用
2.2.1 杂质在SiO2中的存在形式
2.2.2 杂质在SiO2中的扩散系数
2.2.3 掩蔽层厚度的确定
2.3 硅的热氧化生长动力学
2.3.1 硅的热氧化
2.3.2 热氧化生长动力学
2.3.3 热氧化SiO2生长速率
2.4 决定氧化速率常数和影响氧化速率的各种因素
2.4.1 决定氧化速率常数的各种因素
2.4.2 影响氧化速率的其他因素
2.5 热氧化过程中的杂质再分布
2.5.1 杂质的再分布
2.5.2 再分布对硅表面杂质浓度的影响
2.6 初始氧化及薄氧化层的制备
2.6.1 快速初始氧化阶段
2.6.2 薄氧化层的制备
2.7 Si-SiO2界面特性
2.7.1 可动离子电荷Qm
2.7.2 界面陷阱(捕获)电荷Qit
2.7.3 SiO2中固定正电荷Qf
2.7.4 氧化层陷阱电荷Qot
参考文献
第三章 扩散
3.1 杂质扩散机制
3.1.1 间隙式扩散
3.1.2 替位式扩散
3.2 扩散系数与扩散方程
3.2.1 菲克定律
3.2.2 扩散系数
3.2.3 菲克第二定律(扩散方程)
3.3 扩散杂质的分布
3.3.1 恒定表面源扩散
3.3.2 有限表面源扩散
第四章 离子注入
第五章 物理气相淀积
第六章 化学气相淀积
第七章 外延
第八章 光刻工艺
第九章 金属化与多层互联
第十章 工艺集成
第十一章 薄膜晶体管制造工艺
附录
作者介绍
关旭东，北京大学信息学院微电子系 职称：教授 研究方向：硅集成电路的设计和规划 主要作品：硅集成电路工艺基础。
文摘
序言
《微电子器件物理与制造工艺》 第一章 微电子器件概览 微电子技术是信息时代的核心驱动力，其发展速度和集成度不断刷新着人类对计算和通信能力的认知。本章旨在为读者构建一个宏观的微电子世界图景，介绍构成现代电子系统的基本单元——微电子器件。我们将从最基础的半导体材料讲起，逐步深入到集成电路（IC）的宏大概念，并描绘出半导体器件在现代社会中的广泛应用，从而为后续深入学习器件物理和制造工艺打下坚实的基础。 1.1 什么是微电子器件？ 微电子器件，顾名思义，是指那些尺寸极其微小、能够执行特定电子功能的器件。这些器件的核心在于对电信号的控制、放大、转换和存储。它们是电子线路的基本构建模块，从简单的开关到复杂的逻辑门，再到能够处理海量数据的处理器和存储器，都离不开微电子器件的支持。 1.2 半导体材料：微电子的基石 微电子器件的实现离不开对材料特性的深刻理解和利用。其中，半导体材料扮演着至关重要的角色。与导体（导电性好）和绝缘体（导电性差）不同，半导体材料的导电性介于两者之间，并且可以通过掺杂（引入杂质原子）等方式精确控制其导电特性。 本征半导体 (Intrinsic Semiconductor)： 纯净的半导体材料，例如硅（Si）和锗（Ge）。在室温下，其导电性较低，载流子（自由电子和空穴）主要来源于热激发。 外延半导体 (Extrinsic Semiconductor)： 通过掺杂技术改变其导电性的半导体。 N型半导体 (N-type Semiconductor)： 掺杂五价元素（如磷P、砷As），引入了过量的自由电子作为多数载流子。 P型半导体 (P-type Semiconductor)： 掺杂三价元素（如硼B、镓Ga），引入了过量的空穴作为多数载流子。 硅是目前最主流的半导体材料，这得益于其储量丰富、热稳定性好、氧化层（SiO2）质量高且易于形成以及其成熟的加工工艺。 1.3 集成电路 (Integrated Circuit, IC)：微观世界的奇迹 集成电路，通常简称为芯片或IC，是指将数十个、数百个甚至数亿个电子器件（如晶体管、电阻、电容等）及其连接导线，通过半导体集成工艺，制作在同一块半导体衬底（通常是硅片）上所形成的微电子器件。IC的出现极大地提高了电子设备的集成度、可靠性、性能，同时降低了成本和功耗。 数字集成电路 (Digital IC)： 处理和传输离散信号（0和1）的电路，如微处理器（CPU）、存储器（RAM/ROM）、逻辑门等。 模拟集成电路 (Analog IC)： 处理和传输连续信号的电路，如运算放大器、滤波器、稳压器等。 混合信号集成电路 (Mixed-Signal IC)： 结合了数字和模拟电路的功能，用于信号的转换和处理，如模数转换器（ADC）和数模转换器（DAC）。 1.4 半导体器件的分类 半导体器件是构成集成电路的最基本单元。它们根据工作原理和结构可以分为多种类型： 双极型晶体管 (Bipolar Junction Transistor, BJT)： 通过注入电流来控制电流的器件，分为NPN和PNP两种结构。 场效应晶体管 (Field-Effect Transistor, FET)： 通过电场来控制沟道电导的器件，是现代集成电路中最主要的器件类型。 结型场效应晶体管 (JFET)： 利用PN结的耗尽层来控制沟道。 金属氧化物半导体场效应晶体管 (MOSFET)： 利用栅极与半导体之间的氧化层作为绝缘体，形成电容结构来控制沟道。MOSFET因其低功耗、高集成度和易于制造等优点，成为当前CMOS（Complementary Metal-Oxide-Semiconductor）技术的核心。 1.5 微电子器件的应用领域 微电子器件的应用几乎渗透到现代社会的每一个角落： 消费电子： 智能手机、电脑、电视、相机、家用电器等。 通信领域： 手机基站、路由器、光纤通信设备、卫星通信等。 汽车电子： 发动机控制单元（ECU）、车载信息娱乐系统、自动驾驶辅助系统等。 工业自动化： 传感器、控制器、机器人、PLC等。 医疗健康： 医疗影像设备、植入式电子设备、诊断仪器等。 航空航天： 导航系统、通信系统、控制系统等。 科学研究： 高性能计算、数据采集、精密测量仪器等。 本章的介绍为读者提供了一个初步的框架，理解了微电子器件的基本概念、关键材料以及它们在集成电路中的地位和应用。接下来的章节将深入探讨这些器件的工作原理以及实现它们的复杂工艺流程。 第二章 半导体物理基础 微电子器件之所以能够工作，其根本在于半导体材料在电场作用下的独特物理行为。本章将深入剖析半导体材料的内部电子结构，阐述载流子（电子和空穴）的产生、运动以及它们之间的相互作用，为理解各种半导体器件的工作原理奠定坚实的理论基础。 2.1 晶体结构与能带理论 绝大多数半导体材料，如硅，都具有高度有序的晶体结构。在这种结构中，原子以特定的周期性排列，形成一个庞大的三维网络。这种周期性结构直接决定了材料的电子特性。 晶格 (Lattice)： 指构成晶体结构的原子或分子的周期性排列。 原子模型与量子力学： 在宏观世界中，原子的行为由经典物理学描述，但在微观尺度下，需要量子力学来解释。电子在原子核外的行为并非任意的，而是存在于特定的能量轨道上。 能带 (Energy Bands)： 当大量原子紧密排列形成晶体时，原子之间的相互作用使得原子的离散能级发生展宽，形成连续的能量区域，称为能带。 价带 (Valence Band)： 包含最外层电子（价电子）的能带，在绝对零度时通常被电子填满。 导带 (Conduction Band)： 比价带更高的能带，当电子跃迁到导带时，就能自由移动，产生导电电流。 禁带 (Band Gap, Eg)： 价带和导带之间，电子无法存在的能量区域。禁带的宽度是区分导体、半导体和绝缘体的关键因素。半导体材料的禁带宽度通常在0.1 eV到3 eV之间，这使得它们可以通过外部能量（如热能、光能）激励电子跃迁到导带，从而实现导电。 2.2 载流子产生与复合 在半导体材料中，实现导电的关键是载流子的存在。 本征载流子浓度 (Intrinsic Carrier Concentration, ni)： 在纯净的半导体材料中，电子和空穴的浓度相等，都称为本征载流子浓度。它们是由热激发产生的，即热能使价带中的电子克服禁带宽度跃迁到导带，同时在价带中留下一个空位，即空穴。 掺杂 (Doping)： 为了改变半导体的导电性，通常会引入特定杂质原子。 施主杂质 (Donor Impurity)： 如五价元素掺入硅中，其外层有五个价电子，其中四个与硅原子形成共价键，还有一个电子很容易摆脱束缚成为自由电子，大大增加了电子浓度。这种半导体称为N型半导体。 受主杂质 (Acceptor Impurity)： 如三价元素掺入硅中，其外层只有三个价电子，形成共价键后会缺少一个电子，容易从附近的硅原子中“接受”一个电子形成空穴，从而增加空穴浓度。这种半导体称为P型半导体。 载流子复合 (Carrier Recombination)： 产生载流子是动态过程，同样存在载流子复合。当自由电子在导带中运动时，有可能“掉入”价带中的空穴，从而湮灭电子和空穴，释放能量（通常以光或热的形式）。复合过程的快慢也影响着半导体的电学性质。 2.3 载流子的输运现象 载流子在半导体材料中的运动是产生电流的根源，主要有以下两种机制： 漂移 (Drift)： 当外加电场作用于半导体时，带电的载流子（电子和空穴）会在电场力的作用下定向移动，形成漂移电流。电子受到与电场方向相反的力，空穴受到与电场方向相同的力。 迁移率 (Mobility, μ)： 描述载流子在单位电场强度下定向移动速度的参数。电子迁移率通常用μn表示，空穴迁移率用μp表示。迁移率受材料、温度、杂质浓度等因素影响。 扩散 (Diffusion)： 当半导体材料中载流子浓度存在空间梯度时，载流子会从高浓度区域向低浓度区域扩散，形成扩散电流。这种现象类似于气体在浓度不均时会发生扩散。 扩散系数 (Diffusion Coefficient, D)： 描述载流子扩散速率的参数，与迁移率之间存在爱因斯坦关系：D = μkT/q（其中k是玻尔兹曼常数，T是绝对温度，q是电子电荷）。 2.4 PN结的形成与特性 PN结是构成绝大多数半导体器件（如二极管、晶体管）的基本结构。它是将P型半导体和N型半导体紧密接触而形成的。 内建电场 (Built-in Electric Field)： 在PN结形成初期，由于P区和N区的载流子浓度差异，空穴会从P区扩散到N区，电子会从N区扩散到P区。当电子和空穴在界面附近相遇时会发生复合，导致界面两侧的载流子浓度降低，形成一个空间电荷区（或称为耗尽区，Depletion Region）。这个空间电荷区由于净电荷的存在，会产生一个与载流子扩散方向相反的内建电场。 势垒 (Potential Barrier)： 内建电场在PN结中形成了一个电势差，称为势垒。这个势垒阻止了大部分载流子进一步扩散，从而达到动态平衡。 外加电压下的PN结行为： 正向偏置 (Forward Bias)： 当外加电压的极性与内建电场的方向相反时，可以减小势垒的高度，允许大量载流子（多数载流子）跨越PN结，形成较大的正向电流。 反向偏置 (Reverse Bias)： 当外加电压的极性与内建电场的方向相同（或者说增强了内建电场）时，势垒高度增加，只有极少数载流子（少数载流子）能够跨越PN结，形成很小的反向饱和电流。 击穿 (Breakdown)： 当反向偏置电压过高时，会发生PN结击穿，导致电流急剧增大，器件可能会损坏。主要击穿机制有雪崩击穿和齐纳击穿。 2.5 少数载流子注入与寿命 在PN结正向偏置时，大量的多数载流子会跨越势垒，成为对方区域的少数载流子，并开始扩散。这些被注入的少数载流子在扩散过程中会经历复合。 少数载流子寿命 (Minority Carrier Lifetime, τ)： 表示少数载流子在复合前平均能存活的时间。这个参数对器件的性能至关重要。 本章内容详细阐述了半导体材料的内在物理机制，包括能带结构、载流子产生与运动、PN结的形成与特性。这些基本概念是理解半导体器件工作原理和设计制造的基石。 第三章 半导体制造工艺基础 半导体器件的集成度和性能很大程度上依赖于制造工艺的精度和可靠性。本章将系统介绍构成集成电路的各个环节，从硅片制备到最终的封装测试，揭示微电子器件是如何在微观世界中被“雕刻”出来的。 3.1 硅片制备 (Wafer Fabrication) 高性能集成电路的载体是高度纯净、尺寸精确的硅片。 单晶硅生长 (Single Crystal Silicon Growth)： 直拉法 (Czochralski Process, CZ)： 将多晶硅熔化，然后将一个单晶籽晶浸入熔融硅中，缓慢旋转并向上提升，从而拉出具有特定取向的巨大单晶硅棒。 区熔法 (Float Zone Process, FZ)： 利用感应加热在多晶硅棒上形成一个熔融区，然后移动这个熔融区，使其在凝固过程中形成单晶。FZ法可以获得更高纯度的硅。 硅棒切割与研磨 (Slicing and Grinding)： 将单晶硅棒切割成薄片，然后进行表面研磨和抛光，得到光滑、平整的硅片。常用的硅片直径有200mm（8英寸）、300mm（12英寸）等。 硅片清洗 (Wafer Cleaning)： 在后续工艺中，任何微小的杂质都会对器件性能造成严重影响，因此硅片清洗是至关重要的环节，常用的有湿法清洗（如RCA清洗）和干法清洗。 3.2 薄膜沉积 (Thin Film Deposition) 薄膜是构成集成电路电路结构的重要组成部分，包括绝缘膜、半导体膜和导电膜。 氧化 (Oxidation)： 在高温下，硅片与氧气反应生成二氧化硅（SiO2）薄膜，SiO2是优良的绝缘材料，常用于栅介质、隔离层等。 干氧化 (Dry Oxidation)： 在纯氧气中进行，膜质量高。 湿氧化 (Wet Oxidation)： 在水蒸气和氧气混合气氛中进行，氧化速率快。 化学气相沉积 (Chemical Vapor Deposition, CVD)： 将反应气体引入高温炉管或等离子体环境中，通过化学反应在硅片表面沉积薄膜。 低压化学气相沉积 (Low-Pressure CVD, LPCVD)： 适用于沉积多晶硅、氮化硅等。 等离子体增强化学气相沉积 (Plasma-Enhanced CVD, PECVD)： 可以在较低温度下沉积薄膜，适用于对热敏感的材料，如非晶硅、氮化硅等。 物理气相沉积 (Physical Vapor Deposition, PVD)： 利用物理方法将材料蒸发或溅射到硅片表面。 溅射 (Sputtering)： 利用惰性气体离子轰击靶材，使靶材原子脱离并沉积在硅片上。常用于金属薄膜（如铝、铜、钨）的沉积。 原子层沉积 (Atomic Layer Deposition, ALD)： 一种特殊的CVD技术，通过精确控制反应物分子的脉冲式注入，实现逐原子层的精确沉积，可获得超薄、均匀、致密的薄膜。 3.3 光刻 (Photolithography) 光刻是微电子制造中最关键的工艺之一，其作用是将设计好的电路图形转移到硅片上。 光刻原理： 类似于照相机拍照，通过光线穿过掩模版（Mask）上的图形，照射在涂有光刻胶（Photoresist）的硅片上，将掩模版上的图形复制到光刻胶层上。 掩模版 (Mask)： 包含集成电路设计图形的石英基板，其上覆盖有铬等不透光材料，形成图形。 光刻胶 (Photoresist)： 对特定波长的光敏感的化学物质。 正性光刻胶 (Positive Photoresist)： 曝光区域会溶解，未曝光区域保留。 负性光刻胶 (Negative Photoresist)： 曝光区域会发生交联，不易溶解，未曝光区域溶解。 曝光 (Exposure)： 通过步进式曝光机（Stepper）或扫描式曝光机（Scanner），将掩模版上的图形精确地投影到硅片上的每一区域。 显影 (Development)： 使用显影液将曝光或未曝光的光刻胶去除，从而在硅片上形成光刻胶图形。 光刻精度： 决定了集成电路的集成度和性能。随着技术进步，光刻精度不断提高，实现了纳米级的图形制作。 3.4 刻蚀 (Etching) 刻蚀是在光刻胶图形的引导下，选择性地去除硅片表面不需要的薄膜层。 干法刻蚀 (Dry Etching)： 等离子体刻蚀 (Plasma Etching)： 利用活性气体等离子体中的自由基和离子，通过化学反应或物理轰击的方式去除薄膜。具有高方向性（可实现深纵横比刻蚀）。 反应离子刻蚀 (Reactive Ion Etching, RIE)： 是等离子体刻蚀的一种，结合了物理轰击和化学反应，刻蚀速率快，选择性好。 湿法刻蚀 (Wet Etching)： 使用化学腐蚀液，通过化学反应去除薄膜。工艺简单，成本低，但方向性差，容易产生侧向腐蚀。 3.5 离子注入 (Ion Implantation) 离子注入是一种掺杂技术，通过加速的离子束将特定杂质原子精确地注入到硅衬底的特定区域，从而改变该区域的导电类型和电阻率。 离子源： 产生所需杂质离子。 加速器： 将离子加速到高能量。 注入系统： 将高能离子束精确地注入到硅片上。 退火 (Annealing)： 离子注入会造成晶格损伤，需要通过高温退火来修复晶格损伤，激活注入的杂质原子，并使它们进入晶格位置。 3.6 金属化 (Metallization) 金属化是将导线连接起来，形成电路的互连层，并将器件引出到外部。 金属材料： 早期主要使用铝（Al），近年来随着工艺发展，铜（Cu）因其较低的电阻率而成为主流，但需要使用阻挡层（如TaN）来防止铜扩散。钨（W）也用于接触孔和通孔的填充。 互连工艺： 单层金属互连。 多层金属互连： 通过沉积绝缘层（介质层）和刻蚀通孔（Vias）来连接不同层级的金属导线，形成复杂的3D互连结构。 3.7 封装与测试 (Packaging and Testing) 制造完成的硅片（晶圆，Wafer）包含成百上千个独立的芯片。 晶圆测试 (Wafer Sort)： 在晶圆状态下，使用探针台测试每个芯片的功能和性能，将不合格的芯片标记出来。 切割 (Dicing)： 将晶圆切割成独立的芯片。 封装 (Packaging)： 将测试合格的芯片固定在基板上，并进行引线键合（Wire Bonding）或倒装焊（Flip Chip），再用塑料或陶瓷材料进行封装，以保护芯片，并提供电气连接接口。 成品测试 (Final Test)： 对封装好的芯片进行全面的功能和性能测试，确保其符合规格要求。 本章详细介绍了半导体制造的各个关键工艺步骤，展示了将微观设计的电路转化为实际高性能器件的复杂而精密的过程。这些工艺的进步是推动集成电路发展的重要动力。
